EDA365电子工程师网
标题:
DRC Broken-Net Constraint告警
[打印本页]
作者:
aegeus
时间:
2015-6-12 17:21
标题:
DRC Broken-Net Constraint告警
Altium 15.0版本将PCB导出成4.0格式，然后在protel 99se中导入，做DRC，出现128个Broken-Net Constraint告警（在Altium工程中DRC正确），有人遇到过这种问题吗？
, {! o) E( t c2 M
我的PCB中有两个内电层，做了内电层分割，是不是导入protel会出问题？
8 ?. u0 M K7 Z( V. @
Broken-Net Constraint.JPG
(89.81 KB, 下载次数: 0)
下载附件
保存到相册
告警
2015-6-12 17:17 上传
" K h! z6 j* s& ]$ X3 J# S9 ^# V
) @: q, R& y3 @1 j
2 T1 |' M$ u2 G9 A8 d
! a9 p( u" u8 a3 ]. Y4 } f
作者:
jimmy
时间:
2015-6-15 13:18
主要是split planes层出问题，电源层的分割出 问题。
! @, F7 m* {$ Z
1 O+ v5 w# }! e1 B
AD里面是用2D线分割的吧？
作者:
ruanshuyong
时间:
2015-6-15 13:22
在AD里，孔在平面层的分割线上不报错，但是protel中via在分割线上会有警告错误。
作者:
海盗船长
时间:
2015-6-22 17:24
AD负片层转到protel版本时会变的，自然就会报开路了，重新划分一下。
作者:
hq5714
时间:
2015-8-7 13:45
AD和99SE中的负片层定义是不一样的，直接转过去有冲突。就像这两个版本的铺铜一样，定义也是不一样的。
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
