找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 606|回复: 2
打印 上一主题 下一主题

差分线对内等长如何控制?

[复制链接]

4

主题

11

帖子

38

积分

二级会员(20)

Rank: 2Rank: 2

积分
38
跳转到指定楼层
1#
发表于 2013-5-18 09:21 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟不才,最近布置PCIE总线的板子,不知道如何控制一对差分线对内等长在5mil以内,以下图片是小弟画了一张,斗胆拿出给各位大侠批判批判,不知这样的走线是否合理,还有SPhase应该控制在什么范围最好?还望多多指教!

捕获.JPG (26.18 KB, 下载次数: 0)

捕获.JPG
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

49

主题

324

帖子

1303

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1303
2#
发表于 2013-5-18 09:35 | 只看该作者
这样是合理的,只要差分线下面有连续的地平面,那么差分间距可以大一点也无所谓。不会有什么影响。

8

主题

304

帖子

1677

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1677
3#
发表于 2013-5-18 12:28 | 只看该作者
这样是不对的 应该在阻抗失配处做seg达到相位补偿
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-23 07:18 , Processed in 0.057298 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表