|
|
2# Allen
- I6 \7 P+ g! g8 {9 a: y' ^打开sigxplorer一点都没问题，并且也可以用它打开.top后缀的拓扑文件，且可以进行编辑仿真，但就是不能用它从constraint manager 中提取电路拓扑。当在constraint manager 右键sigxplorer提取拓扑时，会启动sigxplorer，但不能提取拓扑，且allegro si 就会提示：
! C* \' H# e x @Finished loading SigNoise device libraries
9 s: z, @( j) u$ H" X4 o% gUsing working device library 'F:/candence/PCB工程文件/Minisystem/devices.dml'0 ` E$ X) w. e! ~# M& E. g% u
Loaded existing Interconnect file 'F:/candence/PCB工程文件/Minisystem/interconn.iml'
/ q& A9 O; x; b# J. Q. V( YFinished loading SigNoise interconnect libraries; Z* j* o, @8 W: S
Using working interconnect library 'F:/candence/PCB工程文件/Minisystem/interconn.iml'- S" z, s4 w2 j$ \" n: E
Loading sigallegro.cxt ! l. P+ S9 \1 d0 R5 ?
Loading axlcore.cxt : c9 H3 y4 Z' {2 I; k, ]9 B9 s
Loading skillExt.cxt $ D8 h: {3 W% E- ? d, T9 S3 \8 ]
7 non-encrypted models saved to file F:/candence/PCB工程文件/Minisystem/sigxp.dml
: Y4 w0 L+ T$ |7 models saved in sigxp.dml3 [/ B4 `1 u- u5 v( q' x
请高手指点下 |
|
/1 
发表于 2009-9-8 11:27
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
发表于 2009-9-16 17:31
