找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1312|回复: 26
打印 上一主题 下一主题

标准的8层叠层修改,大家看看有无不妥?

[复制链接]

36

主题

266

帖子

2090

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2090
跳转到指定楼层
1#
发表于 2013-9-26 09:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 dingyeyun 于 2013-9-26 14:01 编辑 " W( c0 l, N! s7 q/ c

  G; k; a9 W" y& p$ o, c+ aTOP                       
. a( O9 T# M$ q4 `GND
3 H& }/ ]5 X  s# US16 q' g3 ?1 z& ?$ `
PWR; e7 M( e9 O8 v" n" B
GND
+ f8 J* [- H) b: T1 uS2- g( U$ a7 G' |* D2 T$ ^: c
GND
; Z" v" A/ H7 I1 n; L8 |$ [. d7 KBOTTOM+ p* H( H' E( R9 [7 I; Z
以上方案个人认为S1将要参考被严重分割的PWR。
( C* J! Y7 D1 c2 }$ D. X4 l. ?! P
准备修改为:     
* F( H. z& d1 L  W+ ^其中主芯片ARM和FPGA以及CLOCK都放在BOTTOM。8 T3 h" K* P2 O) k
TOP主要为LDO和去耦电容。思路是电源层离主芯片远,但是从理论上算是先通过去耦电容了。
4 [9 r( g) g  }; g/ t( C$ E5 ^
5 e. r; C* S! `" hTOP                       ; ^; q; ]9 _" E9 d, u  w0 c
PWR: h! h& z. d$ c# y3 t
GND) \; k# Q4 N8 S2 r. ~' h, h
S1( L  X: H1 Q- v3 J$ {  ~
GND8 j3 U7 m' v4 q; y6 x
S2
9 m: ]  I7 u0 D) Q2 rGND5 e4 z4 D5 S6 I$ @1 ?* g
BOTTOM  
5 ~% i  F( g2 y7 k) u6 J谢谢!亲,热情回复有分送哦!免费包邮到你账上哟
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

3

主题

31

帖子

586

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
586
推荐
发表于 2013-9-26 19:13 | 只看该作者
多層PCB疊層規劃~~希望對您有幫助.......{:soso_e147:}

Stackup_Planning.zip

630.62 KB, 下载次数: 65, 下载积分: 威望 -5

426

主题

8749

帖子

2万

积分

认证会员B类

CAD工程师

Rank: 25

积分
22654
推荐
发表于 2013-9-26 17:46 | 只看该作者
jimmy 发表于 2013-9-26 15:496 I# g9 K' U- I* v
层叠方案一:TOP,GND02,S03,GND04,PWR05,S06,GND07,BOTTOM
9 z1 x( b8 n4 ?4 A( h* `- A9 u此方案为业界现行八层PCB的主选层设置方案。有4 ...

: }  t* j! Q! a% Q7 z: S' I 将信号层和电源层之间的厚度搞厚一点,再将信号层和地层之间的厚度搞薄一点。/ h: q, z7 ~5 _- }$ y

/ f. U6 t: }5 m' Y. ]你的第二种方案,翘曲度很难解决。
专业服务:(价格面议)
代写作业
拉等长
调丝印
喂猪
欺负同学
打老师

426

主题

8749

帖子

2万

积分

认证会员B类

CAD工程师

Rank: 25

积分
22654
推荐
发表于 2013-9-26 15:49 | 只看该作者
层叠方案一:TOP,GND02,S03,GND04,PWR05,S06,GND07,BOTTOM) |3 J* m/ \( b5 P
此方案为业界现行八层PCB的主选层设置方案。有4个布线层和4个参考平面。这种层叠结构的信号完整性和EMC特性都是最好的,可以获得最佳的电源退耦效果。其顶底和底层是EMI可布线层。第3层和第6层相邻层都是参考平面,是最好的布线层,第3层由于两个相邻层都是地平面,为最优选走线层。第4层和第5层之间的芯板厚度不宜过厚,以便获得较低的传输线阻抗,这个低阻抗特性可以改善电源的退耦效果。在第2层和第7层的接地平面可以作为RF回流层。3 f  }+ \! H8 {, G+ x: d

点评

由于走线较多,所以没法将走线都放在最佳的信号层,这种情况下才想到制造两个最佳信号层。如果没有特别严重的信号完整性问题和制造上的缺陷,估计还是想采用第二中方案。  发表于 2013-9-26 16:26
专业服务:(价格面议)
代写作业
拉等长
调丝印
喂猪
欺负同学
打老师

7

主题

123

帖子

-1万

积分

未知游客(0)

积分
-11555
2#
发表于 2013-9-26 10:15 | 只看该作者
第二种不错啊

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

55

主题

558

帖子

2573

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2573
3#
发表于 2013-9-26 13:27 | 只看该作者
第一种方案的第四,五层交换一下是不是就好了,第二中方案电源放第二层感觉不是很好吧

点评

谢谢,这样就连S2都破坏了。你说呢?  发表于 2013-9-26 14:03

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

23

主题

564

帖子

4758

积分

五级会员(50)

Rank: 5

积分
4758
4#
发表于 2013-9-26 13:35 | 只看该作者
第二种中间四个层都不对称是不是生产上不太好。

点评

说的有道理,从板厂的立场上看,这种堆叠方式会担心翘曲度超标。但是现在考虑的是高速信号线的保护是否最佳,很矛盾。  发表于 2013-9-26 14:00

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

平常心。

36

主题

266

帖子

2090

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2090
5#
 楼主| 发表于 2013-9-26 14:04 | 只看该作者
欢迎大家不吝赐教!

3

主题

31

帖子

586

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
586
6#
发表于 2013-9-26 14:14 | 只看该作者
TOP         $ s" P  T+ B: b! g8 f/ z
GND* M$ ^: A* W0 t
S1
8 }4 J7 `% z' r! Z0 @GND
$ ?8 h$ K  \( y" F# A4 J- W, ^PWR0 \7 ~, M- M( h$ w* X' m
S2
0 p8 g$ L  u, _  M8 U6 qGND
5 |6 a* X1 y  d! bBOTTOM: z$ w) y( [( d7 _8 _7 y

' G/ B" G3 X* A5 y$ V( i! `

点评

老兄,你这个方案和第一个方案有异曲同工之妙!  发表于 2013-9-26 14:40

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

7

主题

123

帖子

-1万

积分

未知游客(0)

积分
-11555
7#
发表于 2013-9-26 14:34 | 只看该作者
个人觉的基于电气还是第二种好。楼主说了其中主芯片ARM和FPGA以及CLOCK都放在BOTTOM,TOP主要为LDO和去耦电容,电源层放在第二层的话,电源回路近。

点评

说到我心里去了,呵呵!  发表于 2013-9-26 14:42

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

3

主题

31

帖子

586

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
586
8#
发表于 2013-9-26 15:24 | 只看该作者
我不知道您的pcb厚度(如果是1.0mm~2.0mm以上)
* H. v  r9 J* L5 S* s  J第一個比較好,第二個有阻抗上的問題(不計較pcb費用也是可以啦!)

点评

谢谢,厚度应该是1.6mm的要求,因板厂要求控制阻抗,按照第一种堆叠实际做成了1.5mm;如果按照第二种堆叠,请问是否担心TOP层走线无法控制阻抗,该设计以及避免了在TOP走阻抗线;抑或是S1和S2的阻抗控制有问题?  发表于 2013-9-26 15:33

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

3

主题

31

帖子

586

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
586
9#
发表于 2013-9-26 15:29 | 只看该作者
如用疊構來看 ~~ (如果 PCB 是  1.0mm~2.0mm以上)
/ k, g# g/ k/ \2 u* }& ?4 H3 O# l8 s7 c* X+ Z; n' \' @$ _
L1 -- REF(L2) -- L3) v$ m  u$ m& @/ [6 }3 T
L6 -- REF(L7) -- L8: R. G! }" D% T( Q; {, S: f
L4 -- REF(L5)  or  REF(L4) -- L5

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

14

主题

151

帖子

1748

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1748
10#
发表于 2013-9-26 15:31 | 只看该作者
我也感觉第2种方案好,S1 跟S2 层走重要信号线很有用

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

36

主题

266

帖子

2090

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2090
11#
 楼主| 发表于 2013-9-26 15:41 | 只看该作者
现在的问题是S1和S2都很重要,需要走重要差分线并控制阻抗,该产品高速信号,属于仪器类。原设计就是因为S1跨过了分割的PWR,所以信号质量实测不是很好。在此前提下才新做的。而且PWR层被分割了将近20多块细长条,像五花肉。

3

主题

31

帖子

586

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
586
13#
发表于 2013-9-26 16:02 | 只看该作者
樓上的大大已經回答您的答案了~~~~

36

主题

266

帖子

2090

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2090
14#
 楼主| 发表于 2013-9-26 16:27 | 只看该作者
谢谢各位的解答!

18

主题

133

帖子

-1万

积分

未知游客(0)

积分
-11293
15#
发表于 2013-9-26 17:34 | 只看该作者
第一种好啊。支持··········
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-7 13:03 , Processed in 0.083358 second(s), 49 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表