找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 7553|回复: 14
打印 上一主题 下一主题

[请教]allegro导出3D文件(emn和emp)时的问题!

[复制链接]

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
跳转到指定楼层
1#
发表于 2011-5-25 16:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教一下,在导出emn和emp文件时,proe读取元器件的长宽高信息是从palce bound top/bottom层吗?DFA bound top/bottom层是用来做什么的?导出3D文件时会读取DFA bound top/bottom层的数据吗?
- j3 z  x! t& t9 f/ X- p1 M/ W
4 }. j2 Q% W9 N% s0 Q谢谢!!!
, j1 P, T8 }$ j7 L) z
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
2#
 楼主| 发表于 2011-5-25 16:18 | 只看该作者
急等回答,谢谢了!!!

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
3#
 楼主| 发表于 2011-5-25 17:19 | 只看该作者
没人知道吗?

9

主题

245

帖子

1335

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1335
4#
发表于 2011-5-25 18:21 | 只看该作者
我也想知道

5

主题

330

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
5#
发表于 2011-5-25 18:50 | 只看该作者
有关DFA_BOUND_TOP的信息:http://www.cadence.com/Community/forums/p/10684/11609.aspx,英文不大好,等待大侠翻译一下,呵呵

3

主题

768

帖子

4378

积分

EDA365版主(50)

Rank: 5

积分
4378
6#
发表于 2011-5-25 21:46 | 只看该作者
请教一下,在导出emn和emp文件时,proe读取元器件的长宽高信息是从palce bound top/bottom层吗?
, ]. O" u, h5 ]* K3 E( d5 _; E1 Q7 Z: k/ _+ s
是的……
Q:23275798
Concept+Allegro         8年
Protel99se                   9年
Capture+Allegro          3年
Pads                            1年

20

主题

1157

帖子

5499

积分

五级会员(50)

Rank: 5

积分
5499
7#
发表于 2011-5-25 22:19 | 只看该作者
回复 gn165625076 的帖子
2 p4 ^# S' z  o! W
4 _, C. P( m  {8 n! f$ APlace_Bound_Top7 K0 `+ S+ T8 M1 A2 H5 B7 G
# s! r  T9 B4 L0 w  T% k: C
Used to ensure you don’t place components on top of each without getting a DRC.  This boundary! Z7 ?: x& ]( T! I
normally defines the component area which may or may not include pins of surface mount devices. 3 ^( C2 k! Z& \
This boundary can also be assigned a component high to be verified at the board level and checked
# H6 h0 L- @- ?4 Q# T* B$ }to the Package_Keepout_Top boundaries or any other special component clearances.  If this boundary
* x7 C- A! `7 I0 j! |  n$ @does not exist than it will be automatically created based on the Assembly_Top outline and the outer, }4 l6 @/ ?/ B% u
extents of the component pins. This boundary can only be defined at the symbol level (.dra).  t6 ^; e' ~2 X, ^+ L! ^; }& n
; Y% P3 q: Q% l

& ]; E% w3 n0 r+ Q+ Y

, O) r% f- c3 G/ B) k# a
Place_Bound_Top用于确保你不会在其他器件的顶部放置器件,否则报DRC。这个功能定义了器件所占区域,包括表贴器件的pins(有些不包括)。这个功能也能用来定义板级检验时的器件高度,和检查Package_Keepout_Top或其他特殊器件间距。如果这个功能不存在,它将依照Assembly_Top的边框和器件pins的向外扩展,自动创建。这个功能只能在symbol级定义(.dra)。' ]" Z7 i  [. B5 a6 B0 }/ q" x
( i% E& s2 G" p* G' Z
# t. ~5 n1 J, i# p
Dfa_Bound_Top+ _3 W0 ~: T  L& E# m# c- g
6 s6 V$ q9 g& d7 z
Used by the Real Time Design for Assembly (DFA) Analysis to check clearances between components7 P: V) y2 l! \: ~, h; K
driven by a Spreadsheet based matrix of components.  This boundary normally or can be different then- Z8 `( M" Y& P5 R9 x9 ?, M9 N, b8 f: i
the traditional Place_Bound_Top boundary and it may include pins of surface mount devices.
  [4 X. Z0 [; c3 uIf this boundary does not exist than the DFA checks default to using the Place_Bound_Top boundary.  ' w7 k5 g, V) P- r! ?- `

5 I" C# @/ N( l9 D3 D5 D
This boundary can only be defined at the symbol level (.dra).
9 f1 U  i3 L( x7 V9 h8 ~
7 B" s5 G: }' Q+ j. w4 M

/ v& o- w% M4 |5 W# H: }4 Z; n

1 r- W& x+ y' }+ S8 v" b. q
Dfa_Bound_Top$ r) a2 C( A$ M9 c
在实时设计中,器件阵列的数据表驱动下,用它在装配(DFA)分析中检查器件间距。该功能(指定所占区域)可以相同,或不同于传统的Place_Bound_Top功能,即可能包含表贴器件的pins。如果这个功能不存在,则DFA检查就默认的使用Place_Bound_Top功能(来代替)。这个功能只能在symbol级定义(.dra)。( ?7 B0 k6 e7 {

, ~8 Y" F1 q7 @
$ r! {8 n$ D5 p+ d5 y9 U/ T
" @; r" I$ J9 d6 i3 y& i# T

1 Z' p: R' t+ G! i: T: QPackage_Keepout_Top5 [: Z: I# L2 g2 f+ f

. ^, k, P4 a. I* m- ~0 F
Used to ensure you don’t violate placement keepout areas or high restricted area in a design.
2 \0 H& F2 U# i; J
( L$ l9 @: `0 ?
This boundary can only be defined at the board level (.brd) and cannot be added to the
% {; _9 v9 O" P# V4 P  rsymbol level (.dra) unless it is part of a Mechanical Symbol (.bsm)
6 p( y8 P( |! l: F' E1 K5 F# a! g1 k) w! K* T/ [
- k& _/ b) W. M6 n3 G2 u
Package_Keepout_Top
  d$ T2 w' D! A- S! C' l用于确保在设计中,你不会在keepout区或高度受限区,非法放置器件。这个功能只能在board级(.brd)定义,不能添加到symbol级(.dra),除非他是机械symbol(.bsm)的一部分。* P* W* z8 L) }

20

主题

1157

帖子

5499

积分

五级会员(50)

Rank: 5

积分
5499
8#
发表于 2011-5-25 22:20 | 只看该作者
草草试着翻译了一下,大家将就看吧

8

主题

145

帖子

1279

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1279
9#
发表于 2011-5-25 23:18 | 只看该作者
dsf

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
10#
 楼主| 发表于 2011-5-26 09:08 | 只看该作者
回复 bluemare 的帖子
: X2 f7 D8 L4 Z. b. _2 i4 ?1 N3 [9 E" m
非常感谢您的翻译,谢谢!
- l) F/ e8 j4 {& E9 s, M' T$ E) r  I8 v0 [; U# ?% v1 p/ `3 {1 R
还是那个问题还问一下,如果说我在brd文件中把一个器件的place bound top/bottom删除,直留dfa bound top/bottom在,那么导出的3d文件在读取器件长宽时是读取dfa bound top/bottom的数据吗?
& ]- O( H+ k; l" i4 r, Y

20

主题

1157

帖子

5499

积分

五级会员(50)

Rank: 5

积分
5499
11#
发表于 2011-5-26 09:20 | 只看该作者
我不是权威,你还是自己在多看看

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
12#
 楼主| 发表于 2011-5-26 09:34 | 只看该作者
好的,谢谢!

21

主题

85

帖子

1102

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1102
13#
发表于 2012-2-15 16:42 | 只看该作者
bluemare 发表于 2011-5-25 22:19
# O# ^& s; K2 m$ w回复 gn165625076 的帖子1 `$ ~( B- \) b0 |1 K* N: P+ T
* s9 q6 D4 v+ g$ k
Place_Bound_Top
/ f9 ~: }8 @8 X# F6 U8 i
问下,你这些个英文是从哪里来得。。?谢谢

20

主题

172

帖子

8418

积分

六级会员(60)

Rank: 6Rank: 6

积分
8418
14#
发表于 2012-9-18 11:33 | 只看该作者
ALLEGRO怎么导出EMN,EMP文件?

0

主题

5

帖子

-8991

积分

未知游客(0)

积分
-8991
15#
发表于 2013-3-13 18:31 | 只看该作者
这里有
: ~% R4 W2 P' p9 q5 Khttp://www.docin.com/p-46953364.html
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-16 18:53 , Processed in 0.063641 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表