cadence原理图转换成protel

在高速的PCB不嫌重，往往有很多的差分走线，差分对之间必须要保证线宽、线距、线长等满足一定的要求，这就需要对差分走线进行规则的约束设置。我们以一个实例进行差分对之间约束规则的设置：
/ R2 ^. o5 V; U" M7 l9 C 打开PCB，在菜单栏，以此打开setup->constraints->constraint manager,打开约束管理器，然后再点击electrical constraints->NET->routing->wiring,然后选中要设置差分规则的差分对（如：CS_AOUT_LN,CS_AOUT_LP），然后右键，选择create->differential pair,弹出如下图所示对话框： * _" i$ d% X% |! H
默认，然后点击create，将创建一个命名为CS_AOUT_L的差分属性。( o7 ~0 E+ G5 z4 @# A
然后我们在electrical constraints->NET->routing->differential pair中可以看到设置的差分属性，然后需要根据自己电路板的实际情况对它进行设置：( c% N! ^8 E, b0 t
+ \1 O2 h2 T% f8 q( l: d

9 ~9 u9 A! h4 h, n' {3 `这样，命名为CS_AOUT_L的差分对就设置好了。设置差分对还有其他的方法，这里只记录最常用的一种设置方法，而且这样设置的差分对优先级是最高的。
% n& b3 T- ~8 f* x; {1 F$ z7 m7 \' [在PCB中，我们可以产看设置的差分对设置情况：$ O5 K+ Y# L2 |3 B

& b- E, f+ v6 x# ]- L% Y% r
1 M$ i2 \6 X5 M/ |# ]) R7 [8 x, o以同样的方法，可以进行其他差分对的设置。