找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 978|回复: 12
打印 上一主题 下一主题

关于覆铜的问题,请高手指教!

[复制链接]

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
跳转到指定楼层
1#
发表于 2012-11-27 11:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我用的是16.2版,破解的。现在画图遇到了覆铜的问题,当我覆铜时,只要shape与line,via,smd规制设置的稍微大一些,覆铜时就会出错或者覆不完整,不知道什么原因,请问覆铜成功与否和什么因素有关?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

48

主题

1082

帖子

4058

积分

五级会员(50)

Rank: 5

积分
4058
2#
发表于 2012-11-27 14:15 | 只看该作者
你覆铜的间距设的大了肯定都避让了,自然会不完整,你别设那么大就可以了,另外出错的话要看是什么错误,不说清楚是没办法帮到你的
新时代女性标准: 上得了厅堂,下得了厨房; 杀得了木马,翻得过围墙; 买得起好车,住得起好房; 斗得过小三,打得过流氓

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
3#
 楼主| 发表于 2012-11-27 16:11 | 只看该作者
香雪海 发表于 2012-11-27 14:15
7 r$ ?+ s3 [& [+ A你覆铜的间距设的大了肯定都避让了,自然会不完整,你别设那么大就可以了,另外出错的话要看是什么错误,不 ...

. W/ H- a  G: ?: F" _9 ]间距设置小了当然可以,这个我试过了(shape to smd ,shape to via 还有其他,间距都设置成5mil,成功),但是实际电路板不可能这么处理的,理论上在 TOP,BOTTOM层覆铜时,shape to smd,shape to via,shape to pin要设置为15~20mil的,当我设置成这个的时候,覆铜就出现错误,有的错误是该smooth掉的地方,反而没有smooth掉;有的错误是铜皮就消失掉了;请问该根据什么依据来调整规则呢?谢谢!

48

主题

1082

帖子

4058

积分

五级会员(50)

Rank: 5

积分
4058
4#
发表于 2012-11-27 16:13 | 只看该作者
你那设置的也太大了,那些理论你是在哪看的?
新时代女性标准: 上得了厅堂,下得了厨房; 杀得了木马,翻得过围墙; 买得起好车,住得起好房; 斗得过小三,打得过流氓

5

主题

50

帖子

114

积分

二级会员(20)

Rank: 2Rank: 2

积分
114
5#
发表于 2012-11-27 21:49 | 只看该作者
我也遇到过这样的问题,铜皮有时避不开,不知道什么原因.

10

主题

129

帖子

2687

积分

认证会员B类

Rank: 25

积分
2687
6#
发表于 2012-11-27 23:03 | 只看该作者
xuexi

36

主题

343

帖子

1547

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1547
7#
发表于 2012-11-27 23:12 | 只看该作者
4楼说的对。。。你那间距也太大了。。。5mil足够了。。。

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
8#
 楼主| 发表于 2012-11-28 09:59 | 只看该作者
iaiping 发表于 2012-11-27 23:12 # _0 B0 k5 q! i' b0 l. _) F
4楼说的对。。。你那间距也太大了。。。5mil足够了。。。

* Y# s/ W3 S3 o0 ~; A怎么可能是5mil呢?你说的不是内电层的覆铜吧,如果是,我认为可以的,我说的是表层的覆铜,线与线间距理想情况是3倍线宽的,正常情况下高密度电路板线宽5~6mil,这样在表层覆铜时,铜片与走线间隔是15~20mil,不是正常吗?我之前用protel画图已经3年多了,现在刚刚启用cadence,我也参考过XILINX的开发板,他们也是这么设置的。

3

主题

37

帖子

84

积分

二级会员(20)

Rank: 2Rank: 2

积分
84
9#
发表于 2012-11-28 15:07 | 只看该作者
yinning 发表于 2012-11-28 09:59 . F) A' c4 M/ L/ l; j: \% ?' }( H
怎么可能是5mil呢?你说的不是内电层的覆铜吧,如果是,我认为可以的,我说的是表层的覆铜,线与线间距理 ...

, ]. [  [3 a2 G% s6 \这个间距 一般是和制版商加工精度有关,cooper与via  pin line 一般10mil就差不多了,如果你的pin或者封装插孔比较大,把间距弄成15-20就比较合理,5mil的确过小,不过板商还是可以做出来的

36

主题

343

帖子

1547

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1547
10#
发表于 2012-11-28 18:51 | 只看该作者
yinning 发表于 2012-11-28 09:59 3 d, r$ M) K7 G3 s1 r0 K
怎么可能是5mil呢?你说的不是内电层的覆铜吧,如果是,我认为可以的,我说的是表层的覆铜,线与线间距理 ...

# N& `1 [, `7 \4 _9 n3 ^- V换成工艺强点的板厂吧兄弟。。。

11

主题

35

帖子

159

积分

二级会员(20)

Rank: 2Rank: 2

积分
159
11#
 楼主| 发表于 2012-11-29 09:37 | 只看该作者
iaiping 发表于 2012-11-28 18:51 $ Z2 R) E1 q  `# d* S# Q" ^
换成工艺强点的板厂吧兄弟。。。
0 B, m- M  B1 n* a  C3 C
工艺上当然没问题,我现在想知道大家在表层覆铜的时候,有没有遇到类似的问题,shape to line,shape to via,shape to pin,shape to smd的间距都可以随便设置大小吗,有什么可以参考的依据吗?shape的全局参数有改的必要吗?

36

主题

343

帖子

1547

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1547
12#
发表于 2012-11-29 13:09 | 只看该作者
yinning 发表于 2012-11-29 09:37 % n+ L( `% v+ {# R% W: f6 I7 \
工艺上当然没问题,我现在想知道大家在表层覆铜的时候,有没有遇到类似的问题,shape to line,shape to v ...

8 z! }, Q6 j. P% f目前还没有遇到过。。。。

10

主题

186

帖子

427

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
427
13#
发表于 2012-11-29 16:54 | 只看该作者
学习了,谢谢!!8 w1 X, Q2 ?/ g: {9 x& W
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-14 14:42 , Processed in 0.067755 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表