|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
ecos应用是与硬件平台无关的，虽然开发板没有涉及到SDRAM和DDR，不过，在某些高端平台上使用ecos可能会遇到内存布线问题，为了完整叙述，这里一并给出说明。
1 ^" S+ g2 [; u( ]2 x e# ^
F; U e% \" @* ^; w 很多人对内存布线感到迷茫，找不到切入点，不知如何下手，其实高速硬件设计的主要任务就是与干扰做斗争，内存布线也不例外。可以这样考虑：内存是做什么用的呢？是用来存储数据的，写入1读出1，写入0读出0，即保证数据访问正确。那么，在什么情况会导致数据访问错误呢？' j2 [7 m7 D3 x# | O) w( s
1、判决错误，0判成1，1判成0。可能参考电平不准(为什么不准？信号线内阻造成的压降)，也可能是加性干扰，或者阻抗不匹配引起信号畸变。- ?# ~' u2 P" t; u
2、时序错误，不满足建立/保持时间，或者采样点相位错误，不在有效信号位置上。触发器需要维持一段时间的能量供给才能正常工作，这个时间就是建立/保持时间。: `( g. ~1 l T8 G' n9 r; C
那么只要解决好这两个问题，保证内存正确访问，你的内存电路就设计成功了。+ O1 s' {. }4 ^
& t' z% `( I m8 c$ T# N) X" V 有了这个指导思想，内存布线就可以按部就班地完成。不过，不同的RAM类型，虽然目标都是避免判决和时序错误，但实现方法因工作模式不同而有较大差异。
' c3 R# _6 o1 R
: f" `/ D, p+ A 高速系统一般采用低压信号，电压低，摆幅小，容易提高速度，降低功耗，但这给布线带来了困难，因为低压信号功率受信号线内阻影响大，是电压平方关系，所以要尽量减少内阻，比如使用电平面，多打孔，缩短走线距离，高压传输在终点用电阻分压出较低电压的信号等。SDRAM、DDR-I、DDR-II、 DDR-III信号电压一个比一个低，越来越不容易做稳定。
) K3 w1 i. | U- f9 a1 U& k6 y& h 4 d( ]0 I7 J4 B) E) w+ e
电源供给也要注意，如果能量供给不足，内存不会稳定工作。
7 ?" {+ M( o1 o' `) H
% l: X9 k, m2 w% H- K9 Q 经常看到“等长布线”，其实，等长不是目的，真正的目的是满足建立保持时间，同频同相，采样正确。等长只不过可以最简单地实现这个目的罢了。要定量分析线长，必须按照时钟模型公式计算。时钟同步电路的类型在后面有简单介绍，这里只要知道SDRAM是公共时钟同步，DDR是源同步就可以了。; V. Z/ i' S/ @# E$ P* W* E; I
( M; ]+ d2 k* H) ?/ i! C SDRAM是公共时钟同步模式，只关心建立时间，不关心保持时间。这些时间和各段飞行时间，经过各个门电路延时，clock skew，jitter，cycle等有关，需要按照公式精确计算。算出各种参数后下规则，让EDA软件辅助设计。选出最长的一根线，不需要计算什么，只要与之等长即可。有些软件能自己算，有些只能自己一段段计算，可以编程让EXCEL表格对某种格式的报告文件自动求和，也算半自动化了。
; g w- C3 f8 c: N) w
! ` y4 P2 I% A- y DDR的所有信号都要加匹配，不论多复杂，为了稳定性。
H* |8 a! f# A, J6 j 始端匹配串接一个22/33欧电阻即可，终端匹配分为AC匹配和DC匹配，阻容可以对噪点抑制，戴维宁电路可以提供高压输电，使参考电平更准确，虽然直流功耗大，但比单个50欧功耗小。
5 B4 i$ J* w0 ^- I CPU和DDR都是高速器件，DDR热量高，应远离。而且DDR是源同步时钟模式，对保持时间有要求，不是线越短越好，有最小距离要求。保证时钟稳定，同频同相，冗余大即可。
7 o3 e h$ G$ b9 p; w( L5 \+ @' V. i
- p( n; r# p9 M) G* v 有时，信号线有交叉的情况，此时，可以在PCB里调线，再反标回去，因为RAM的各个数据线不需要一一对应，只要有地方存储bit就可以了。注意：刷新线A10不能调，需要读取RAM ID时也不能调整。 k7 r7 x# ^' o- l' F, w
" x/ l& Y/ s% ^! } 评价设计的好坏要看Margin(冗余)，setup time margin和hold time margin，SDRAM/DDR工作没问题并不意味着margin小，也许在实验室可以正常工作，可一到现场就死机。频率漂移，时钟抖动，相差，介电常数变化等都会导致采样错误/不满足建立保持时间，而margin大就可以尽量抵抗这些干扰，在一个恶劣的环境里仍然保持稳定。
/ x2 u" O! }; f% s7 X- b) E 5 [. C' P. ^; y0 Z9 j
内存的表现形式有两种：内存颗粒和内存条。内存条自身有走线长度，需要计算在内。问个问题：内存条有3种安装方式：竖插、斜插、平插，你认为那种方式好呢？( Q0 t+ I# B: M: `
7 o+ t0 [ Y# G) g5 j
附：时钟同步电路的类型
( x" U4 i8 e7 n$ \5 I& a+ ~
, z+ H _$ n3 R* ?. ~! p# K( j2 Z, ?" V9 g; t3 _+ c
源同步就是指时钟选通信号clk伴随发送数据一起由驱动芯片发送。公共时钟同步是指在数据的传输过程中，总线上的驱动端和接收端共享同一个时钟源，在同一个时钟缓冲器(clock buffer)发出同相时钟的作用下，完成数据的发送和接收。" o/ |- |- q9 T$ u: T" z' ?
7 V& b: e7 ?$ X R
公共时钟同步，将同一个时钟信号用时钟分配器分成2路，一路接发送器，一路接接收器。在时钟上升沿发送数据，在下一个周期的上升沿采样接收。速率在200-300MHZ以下。
2 u2 c1 S" m A 源同步是时钟和数据一起发送，时钟稍稍滞后发送，传输速率主要由数据和时钟信号间的时差决定。因此速率快。
j6 O+ Q& j% c6 A- K" E l0 Q 公共时钟同步电路走线长度有最大值len <=，源同步电路走线长度有最小值<= len <=
! V8 k! h7 v8 R5 {7 v4 o 源同步关心保持时间，TBI+10bit数据和DDR的DQS+DATA属于源同步电路。: Z! r' O" B7 T7 g& \ D
' ^, O0 @6 k% O; ^ ------ 等长线
$ A7 ~8 v% j$ N( e6 \ |时钟|----------------->发送端时钟
$ Y$ n6 D) E: H1 } clk--->|驱动|----------------->接收端时钟) g2 E9 b/ k& _7 ^% Z
| |---+ D' u3 u% |, v2 w7 i. c- T
------ |
; r1 h9 d4 k% U1 {, o1 W$ }0 t | |' i" j6 @$ y, X
---<---PLL补偿# a# Z) n$ i+ L+ j# W
公共时钟同步
9 _% E: l U7 v8 l( `+ k+ {! O6 u B& {2 M
-----7 a% b, w7 K6 _7 C0 V: @
|驱 |------------------>clk+ P5 M; ~$ Q+ N
|动 |
2 ?) G$ S0 H; S; O; K | |================>data* d5 M, f& N$ A8 G1 D& P
-----( @' z, ~9 \5 [0 Y* E( I& y& g9 t
源同步
7 a, U F% c# O+ w6 g8 C' r' m+ f( S9 ]5 L; l+ {+ |" e' e* p4 N2 K" h
& s; n1 P$ g5 o8 g0 f0 O4 F --------- ---------
0 Q) x, n' Q! f" Y! N# J0 O -----< >< >--------
* h5 Y ^/ w) t --------- ---------
$ F- V. G5 F( i3 i -----------
7 Z0 p! ` R3 T9 u3 S | |
: A1 s1 l9 {$ \/ i9 ^% [ --------- -----------) D. g2 X; b2 M& f( p
|<--->|<-->|" \& Y! s* x, k0 b2 [
建立 保持 |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2009-3-13 17:24
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2009-3-14 17:55
