做高速背板遇到的布线问题，求解

嗜血大能猫 · 发表于 2012-3-4 10:40

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

最近在做一块4.25G的背板，遇到了点问题。
1.2组高速线分层走，叠层为TOP-GND1—S1—VCC—GND2——S2——GND3——BOTTOM现在又2种选择，一种是将2组4.25G的高速线走在S1，S2层，但是走在S1，在S1层以下的会形成天线，造成辐射和干扰。
第二种方法是将4.25G高速线走在BOTTOM层和S2层，两组高速线是异步收发，无需等长，但我看到资料说，高速线尽量走内层，当走线长度大于信号频率所对应波长的1/20时必须走内层（这种说法对吗？）
我的4.25G高速线线长8000MIL。
2.走线长会增加印制线的寄生电容和寄生电感，会增加信号上升沿时间，使得信号达不到想要的速率。是否正确？
3在华为PCB布线规范中的（10）条，对高频信号设计而言，布线长度不得与波长成整数倍关系，以免产生谐振现象。不是很明白它的意思啊。

嗜血大能猫 · 发表于 2012-3-4 10:41

求解啊求解

嗜血大能猫 · 发表于 2012-3-5 12:03

求解啊

		自动登录	找回密码
密码			注册

[仿真讨论] 做高速背板遇到的布线问题，求解

EDA365欢迎您！

推荐内容 /1