找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 2543|回复: 3
打印 上一主题 下一主题

Drc Error solder mask to shape spacing解决办法

[复制链接]

1

主题

2

帖子

-8978

积分

未知游客(0)

积分
-8978
跳转到指定楼层
1#
发表于 2011-5-30 14:17 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
布完线准备在TOP层铺铜,可是总在VIA处出现DRC错误,不知怎么解决,新手求助?
) n. H% J: Z4 j6 uDrc Error: soldermask to shape spacing。应该是阻焊距离VIA的Shape太近,怎么设置$ O! s, J" R6 c% D( b% y4 `4 S
可以消除错误?4 n- L: a; K4 i) J; v! y% R+ V

+ ^4 a/ a4 C/ I1 g3 U- k
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

1

主题

2

帖子

-8978

积分

未知游客(0)

积分
-8978
2#
 楼主| 发表于 2011-5-30 15:34 | 只看该作者
问题太简单了?路过的也指点指点哈

0

主题

9

帖子

200

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
200
3#
发表于 2011-11-15 05:04 | 只看该作者
今天,我也遇到这个问题。好像是连接via的线径太宽了。

3

主题

83

帖子

-8904

积分

未知游客(0)

积分
-8904
4#
发表于 2011-11-15 08:45 | 只看该作者
点击第一个,再点击你刚铺的shape;点击第二个,逐个点击和它冲突的via,试试看。

avoid_shape.jpg (1.51 KB, 下载次数: 43)

avoid_shape.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-6 15:30 , Processed in 0.065517 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表