找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1184|回复: 6
打印 上一主题 下一主题

[仿真讨论] 请教:什么情况下应避免使用大面积铺地?

[复制链接]

6

主题

75

帖子

780

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
780
跳转到指定楼层
1#
发表于 2011-7-26 11:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

2

主题

37

帖子

-8924

积分

未知游客(0)

积分
-8924
2#
发表于 2011-7-26 21:48 | 只看该作者
回复 crhappy 的帖子
+ d% u0 O: R" e0 I$ y1 J7 }- j, j$ A" p; `! u, A' h$ Z
Good Question, ~. e2 B3 V7 e) M$ q5 e
我遇到的情况有- X/ O1 ~  f- v2 {. A* C
1)如果和板子的主地无法紧密耦合,那么某些区域不宜大面积铺铜,比如可能形成天线的区域,比如ESD可能注入的区域
0 |$ s1 H4 x2 h  [) n2)大面积铺铜会影响SI/PI在百兆Hz区域的PI性能,处理不善,反而会引起问题," M- T$ b6 B: J: j$ d# Y: S' q! [
总而言之一句话,不能紧密耦合的地方,不如不铺铜。除非隔离度要求极高,而且EMC处理得当的时候。
1 v. r3 L- s3 {' z- s: W# V" u+ P

6

主题

75

帖子

780

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
780
3#
 楼主| 发表于 2011-7-27 09:27 | 只看该作者
能否说得具体点,不太懂& H3 c: V. T$ P0 u' m$ q
我目前就能理解两点:. U( o& r5 K1 Y# ^+ o
(1)会引起相邻信号层的阻抗,因为可能引起参考层的变化;( G2 j# h9 `/ d! z/ D
(2)如果与对称层的覆铜率相差太大的话,容易造成板子变形。
5 n7 S+ U' g+ J' F其它的从SI\PI\EMC上,不是很了解,希望大家可以说得具体详细点。

5

主题

1254

帖子

2680

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2680
4#
发表于 2011-7-27 15:18 | 只看该作者
对于2楼的讲的第1点可以理解,但对于第2点电源完整性这块的影响就不太了解了,能否详细指点下??谢谢

49

主题

424

帖子

4850

积分

五级会员(50)

Rank: 5

积分
4850
5#
发表于 2011-10-18 13:22 | 只看该作者
我的问题如4楼所问

4

主题

104

帖子

193

积分

二级会员(20)

Rank: 2Rank: 2

积分
193
6#
发表于 2011-10-21 17:58 | 只看该作者
如果铺地会产生对现有传输线特性阻抗产生影响的话,就不要铺,例如在板上的区域是天线安装区要考虑好可不可以铺地。

0

主题

16

帖子

-8986

积分

未知游客(0)

积分
-8986
7#
发表于 2011-11-23 21:24 | 只看该作者
安规要求的区域,IO出户的端口的模拟信号区域,会影响相邻层信号阻抗的区域。至于辐射的问题,很难把握的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-10-23 21:40 , Processed in 0.058170 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表