請教下,Package Constraint value

nnew · 发表于 2017-1-12 18:35

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 nnew 于 2017-1-12 18:39 编辑

如圖,
上、下兩個元件是同樣的封裝, 但下面元件有報DRC error ,上面元件的沒有報

請問原因? 解決方法?

遵诺 · 发表于 2017-1-14 11:12

做封装的时候，是不是添加高度了？

霹雳风雷 · 发表于 2017-1-13 08:44

下面一个器件应该是超出板子的package keepout top的区域了，或者是超出package keepout all的区域了，打开相应层就看到了

nnew · 发表于 2017-1-13 08:58

2 個元件都在板框內, 板框內也沒有 package keep out all 的區域

圖1. 是Place_Bound_Top + Package keep out_Top
圖2. 是單純的 Package keep out_Top

wwj04 · 发表于 2017-1-13 13:05

你应该把所有的keepout层打开看看，肯定是有限制区域的

mysyl_ling · 发表于 2017-1-13 16:33

很奇怪的问题啊

nnew · 发表于 2017-1-13 17:44

wwj04 发表于 2017-1-13 13:05
" ^% P' ^% y8 f( N5 K你应该把所有的keepout层打开看看，肯定是有限制区域的

全開了,只有Package Keepout Top 有限制區域 (上面圖2 藍色的框框)
我試了,把報error 的shape 刪掉, error 就沒了
很明顯的,是Package Keep out Top 的shape 報error
這樣一來,又回到了原點 : 為什麼同樣的元件(同一個) , 但一個有報錯,一個沒有???

bingshuihuo · 发表于 2017-1-14 10:49

区域约束限制了

1194022400 · 发表于 2017-1-14 15:33

Package 里面placebound 和禁止放置区域重叠了

nnew · 发表于 2017-1-16 09:51

遵诺发表于 2017-1-14 11:12
( {$ I7 H2 h5 |$ z7 R( ]+ @0 B做封装的时候，是不是添加高度了？

若有高度限制,為什麼一個有報錯,一個沒有?

li262925 · 发表于 2017-1-16 15:29

下边的器件是否在插件孔背面距离是否满足要求？？

遵诺 · 发表于 2017-1-17 14:10

nnew 发表于 2017-1-16 09:51: I& B- [( ^; s) h1 t* `$ t
若有高度限制,為什麼一個有報錯,一個沒有?

两个零件在板子上都附有REFDES吗？

你把文件上传一下，好让大家查看是那边出现问题了。

nnew · 发表于 2017-1-18 10:37

遵诺发表于 2017-1-17 14:107 i8 `+ r5 A5 o
两个零件在板子上都附有REFDES吗？( W# ]8 l! d0 A& x. g# `

9 P" p5 r/ t `你把文件上传一下，好让大家查看是那边出现问题了。

是的,都有Refdes

該檔案無法上傳, 因為是客戶的

		自动登录	找回密码
密码			注册

請教下,Package Constraint value

EDA365欢迎您！

点评

点评

点评

点评

浏览过的版块

推荐内容 /1