找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 829|回复: 13
打印 上一主题 下一主题

EMC刚遇到一个问题,各位给提供提供思路啊,谢谢

  [复制链接]

22

主题

253

帖子

1107

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1107
跳转到指定楼层
1#
发表于 2016-12-28 22:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近公司一款产品做EMC辐射骚扰测试,在特点频点发现是接手柄的线缆的辐射发射造成超过标准限制,因为把手柄加整个线缆去掉的时候就明显没有这几个频点的超标了。
7 I* e' n0 c* ^: ^  Z8 y1 f那么问题来了,因为最近看了差模和共模的概念,有点迷糊,我的理解是:
5 F3 ^8 D' K  v5 b9 @8 l7 W2 _8 \1:这个问题应该是线缆上面的共模辐射导致超标。不知道理解对不对?有没有可能是差模电流造成的?) N+ {5 i& V+ K. W5 A0 G
2:如果整改,我的思路是,和这个手柄相连的所有的PCB布线在主板上要处理好,所有的线要就近参考相邻层的GND,且不能跨分割
' i2 }: Q) Y$ E; {# F1 W0 J$ c3:还有一个疑问,就是要不要再进手柄线的connector处,每根信号线都加电容呢?或者加一些滤波?
( e0 L' i# o" ~" _- Y9 P以上三个疑问有没有相似经验或者高手能够提供一点思路?感激不尽啊。谢谢* s* p) _$ k- \% [$ d
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏2 支持!支持!1 反对!反对!

6

主题

54

帖子

110

积分

二级会员(20)

Rank: 2Rank: 2

积分
110
2#
发表于 2016-12-28 23:33 | 只看该作者
不太懂,帮顶!等待大神解答

59

主题

242

帖子

1056

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
1056
3#
发表于 2017-1-2 21:29 | 只看该作者
1、共模的问题会多点。2、先采用屏蔽的手柄线试试。3、每根线接电容貌似对辐射改善不大!建议找到准确的辐射源再说!

0

主题

45

帖子

236

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
236
4#
发表于 2017-1-3 10:03 | 只看该作者
有没有直接套个磁环 试下先,行的话直接套个小磁环( Q& A( O* U1 R% ]  q

点评

考虑过,但是增加磁环对成本增加太大。  详情 回复 发表于 2017-1-4 08:43

0

主题

45

帖子

236

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
236
5#
发表于 2017-1-3 10:04 | 只看该作者
比增加电容应该要强很多

22

主题

253

帖子

1107

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1107
6#
 楼主| 发表于 2017-1-4 08:43 | 只看该作者
lizudong 发表于 2017-1-3 10:031 o8 F6 Z1 q0 p' h: `2 I+ M
有没有直接套个磁环 试下先,行的话直接套个小磁环

8 C) ]1 p/ \; d8 C考虑过,但是增加磁环对成本增加太大。
  P; O; U& ^7 D7 }$ l

8

主题

2339

帖子

5400

积分

EDA365版主(50)

Rank: 5

积分
5400
7#
发表于 2017-1-4 23:10 | 只看该作者
1 基本上共模干扰
* e0 s1 r( Z& |  W+ A" j5 t2 考虑是其他走线干扰过来的,造成线缆的线带出来的。9 m. ~# X1 T% N  k9 Q: S! ]' `
3 线缆上所有线都增加电容,这是个解决办法;也可以考虑串磁珠。
- N9 l' l% ?% h5 c4 超出的频点是单支还是一个包,或者两者结合?) ?, n* V& a8 f4 E# A. N1 Z( X
5 列出超频的点,看看属于哪些信号的频点的倍频,一般周期信号占空比50%左右的只有奇倍频,如果不是50%的还会有偶倍频。

点评

1:超出的频点在1.15G到1.45G这一片,都很接近限值,并有几个点超出。 1056M,1188M,1408M。 2:其中1188M已经找到原因是DDR3的时钟频率问题,时钟是396M ,刚好是时钟的3倍 3:1056M和1408M初步判断是LVDS的时钟5  详情 回复 发表于 2017-1-5 09:17

22

主题

253

帖子

1107

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1107
8#
 楼主| 发表于 2017-1-5 09:17 | 只看该作者
fallen 发表于 2017-1-4 23:100 @& U- M' ^) Z8 }
1 基本上共模干扰+ [# s" W; G0 z9 v
2 考虑是其他走线干扰过来的,造成线缆的线带出来的。# t- {4 c; P& z# W
3 线缆上所有线都增加电容,这是 ...
, m, S6 |, A6 k! ^$ y8 |$ R
1:超出的频点在1.15G到1.45G这一片,都很接近限值,并有几个点超出。# }* C4 d/ D9 @) J: p/ B
1056M,1188M,1408M。
: K/ _$ Z6 R* e) I$ Y/ S9 ]" A2:其中1188M已经找到原因是DDR3的时钟频率问题,时钟是396M ,刚好是时钟的3倍
) Y# J4 Q; ~6 o3:1056M和1408M初步判断是LVDS的时钟50M的倍频,因为LVDS的数据是7位,时钟是50M
. {* A2 J0 v) ~% k根据屏幕显示不同的画面,应该是可以倍频到352M,1056M,1408M的。; f3 r/ D1 r: Q6 ?! l6 i

2 o" A# }: Q+ z  B目前的想到的解决方法是,对于手柄线缆的connector,确保每根线的参考回流不要跨平面分割。且进入connector之前要加电容把这些频点覆盖掉。  @0 p4 D6 X' a  N: b3 Z
6 l4 X, j% `$ K0 b; n+ q" q7 f
但是对于LVDS这块没有好的办法,因为屏和主机的连接通过FPC线连接,LVDS线进入FPC线之前没有串入CFM(共模扼流圈)。加上机壳封闭没有之前好,导致超标。3 U' O) T) ~* r- H
打算的解决方法是,堵住屏上的机壳有开口的地方,防止泄露,进行试验,看看这些点能不能过。再尝试修改机壳的结构开口。但是代价有点大。
9 T2 s0 Q! Y1 P8 |' _+ e, B$ U6 \: z没有想到其他更好的办法了?0 d; N( S/ |# s4 I) Y* C

点评

第二条:DDR3时钟超标,现在应该是很少有DDR3时钟超标的吧。看看layout是否做的有问题。 第三条:个人认为1056和1408不是LVDS的50MHZ倍频,如果是的话,那么低频段的应该也有50MHZ的倍频出现并超标,一般LVDS的问题  详情 回复 发表于 2017-1-5 22:46

8

主题

2339

帖子

5400

积分

EDA365版主(50)

Rank: 5

积分
5400
9#
发表于 2017-1-5 22:46 | 只看该作者
ytlbms 发表于 2017-1-5 09:17
0 o( R; G( N' X4 C9 a1:超出的频点在1.15G到1.45G这一片,都很接近限值,并有几个点超出。
/ Q( G6 n, p8 E; U: _1056M,1188M,1408M。
2 ^( Q; K2 G; L4 |6 F2:其中1 ...

2 O. `+ E' C* R& \' A$ B第二条:DDR3时钟超标,现在应该是很少有DDR3时钟超标的吧。看看layout是否做的有问题。
& v: y% m! h4 m第三条:个人认为1056和1408不是LVDS的50MHZ倍频,如果是的话,那么低频段的应该也有50MHZ的倍频出现并超标,一般LVDS的问题是CLK的倍频,在保证眼图OK的情况下尽量减低幅度以及开展频;贴导电胶布等等。
% T1 G" A% Z* n
3 x2 D* Y% z5 G" @2 ?- b另外你的线缆走的是什么些什么线?“确保每根线的参考回流不要跨平面分割”只能保证本身信号质量好些,对于一些干扰没有直接的作用。9 A" K6 @( N0 X2 [8 H5 C

点评

谢谢回复。 1:DDR的layout是参考NXP的建议做法,直接把DEMO板移植过来的。改的余地不是太大 2:LVDS的时钟是50M。尝试用铝箔胶带把FPC线裹住,但是用近场探头测试,改善不大。打算带到EMC专门实验室验证一下。这  详情 回复 发表于 2017-1-6 15:37

22

主题

253

帖子

1107

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1107
10#
 楼主| 发表于 2017-1-6 15:37 | 只看该作者
fallen 发表于 2017-1-5 22:46. H- Q: u: q1 X! P: p
第二条:DDR3时钟超标,现在应该是很少有DDR3时钟超标的吧。看看layout是否做的有问题。
: w& O5 G* b% P( x4 h# o$ z. s第三条:个人认 ...
8 ^& ^2 z/ I+ M% p
谢谢回复。) D) D" x- s) T6 Z3 ~/ o
1:DDR的layout是参考NXP的建议做法,直接把DEMO板移植过来的。改的余地不是太大# T2 @- _* i9 e! T
2:LVDS的时钟是50M。尝试用铝箔胶带把FPC线裹住,但是用近场探头测试,改善不大。打算带到EMC专门实验室验证一下。这应该就是您说的贴导电胶布的意思吧?- b+ H3 b! O7 n  L
3:“在保证眼图OK的情况下尽量减低幅度以及开展频”,您的意思是LVDS数据信号眼图OK的情况下,降低LVDS数据信号的幅度吗?这个是不是在CPU中有:对LVDS驱动力的设置什么的?# I0 G2 A' D, `  Z1 V2 `! p) H
“开展频”的意思是LVDS的CLK开展频吗?这块还不了解怎么操作,我先网上搜一下,搞不定再请教您。
9 N, C" v8 }+ }$ g; p: n! S2 R) e4:线缆的信号有几类:一是电源信号12V,5V,3.3V,还GND,AGND,二是LED_PWM,还有按键信号。三是麦克信号MIC1N/P, MIC2N/P.3 ]" F) h6 }: q* f6 R
目前打算在电源和第二类信号上面进入连接器之前加上一个0.1uF和100pF的电容并联。然后在线缆上面的GND信号上面串一个高频磁珠试一试。
) u) l& ?% p8 ^2 f" K6 m9 I5 G

点评

1 DDR的基本上就是阻抗再做好点,开展频看看;或者SOC的散热片接GND(如果是金属的) 2 恩,就是把线理理,做做屏蔽 3 降低LVDS信号的幅度,包括数据与CLK;展频就是抖频,把信号的辐射平均一下。 4 你的都是电源与  详情 回复 发表于 2017-1-6 23:15

8

主题

2339

帖子

5400

积分

EDA365版主(50)

Rank: 5

积分
5400
11#
发表于 2017-1-6 23:15 | 只看该作者
ytlbms 发表于 2017-1-6 15:37
! U9 A; W( @7 S+ P# ^# W" E& I" q谢谢回复。% i! a) r1 v) n' k% k
1:DDR的layout是参考NXP的建议做法,直接把DEMO板移植过来的。改的余地不是太大8 U% q; ~" k! q, Q! H: o
2:LVDS的 ...

, |# t& z, K! w" P0 N1 DDR的基本上就是阻抗再做好点,开展频看看;或者SOC的散热片接GND(如果是金属的)
3 ^# M$ c( C. H5 {; [' Z$ N: ^2 恩,就是把线理理,做做屏蔽. I# F4 w+ {$ O8 L# {" i
3 降低LVDS信号的幅度,包括数据与CLK;展频就是抖频,把信号的辐射平均一下。( }0 N- \- W9 ^0 ^$ Z6 g' [
4 你的都是电源与低速线,加电容解决妥妥的。
) H$ V) g4 B# j
4 {9 y4 n5 L' p& F# s: W* H/ r5 E$ g

8

主题

52

帖子

897

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
897
12#
发表于 2017-1-9 08:36 | 只看该作者
一般来说,屏线这个点超标很正常,在屏线的两端各加一个磁环效果会好一点~

1

主题

13

帖子

13

积分

二级会员(20)

Rank: 2Rank: 2

积分
13
13#
发表于 2017-4-4 13:39 | 只看该作者
学习学习

15

主题

109

帖子

767

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
767
14#
发表于 2017-5-14 11:29 | 只看该作者
线束上上个磁环试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-20 08:54 , Processed in 0.063570 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表