请问如何在allegro里放置测试点啊？

coyoo · 发表于 2011-8-20 14:54

您需要登录才可以下载或查看，没有帐号？注册

x

就是不用修改原理图，而直接在pcb上放置需要的test points，并且分配不同的nets

freeren · 发表于 2011-8-24 11:11

将TP做成VIA模式，通过天枰，将其添加

coyoo · 发表于 2011-8-25 09:24

freeren 发表于 2011-8-24 11:11
7 S: T6 [% d( q1 X# o1 y s* N将TP做成VIA模式，通过天枰，将其添加

多谢！

第一步：把TP做成VIA------已经完成；
第二步：通过天枰添加-----不知如何进行？（啥是天枰？），能给出具体步骤吗？

minger2008 · 发表于 2011-8-25 12:14

本帖最后由 minger2008 于 2011-8-25 12:14 编辑

setup\constraints...

freeren · 发表于 2011-8-25 13:15

coyoo 发表于 2011-8-25 09:24 7 x. r9 s# u' a( ~0 A( Z$ Y* h
多谢！$ q5 q- o5 w3 d, w4 x. m

6 K4 s& O- u+ n, A/ w+ `第一步：把TP做成VIA------已经完成；

就是在约束里，像添加VIA一样，将其添加。

coyoo · 发表于 2011-8-26 08:58

freeren 发表于 2011-8-25 13:15 W" d6 k( P; V) r
就是在约束里，像添加VIA一样，将其添加。

不能像place元件那样添加吗？

freeren · 发表于 2011-8-26 10:22

coyoo 发表于 2011-8-26 08:58
; k* F! D4 F. `不能像place元件那样添加吗？

汗，这样添加不是更方便，又不需要修改原理图，不正合你意！

coyoo · 发表于 2011-8-27 09:14

本帖最后由 coyoo 于 2011-8-27 09:17 编辑

freeren 发表于 2011-8-26 10:22
k2 t6 x$ ^$ U1 k汗，这样添加不是更方便，又不需要修改原理图，不正合你意！

还是不太明白
难道是修改这个：

freeren · 发表于 2011-8-29 10:37

coyoo 发表于 2011-8-27 09:14
+ G8 }8 c- q- f0 d+ p0 y+ G4 S6 n# ^还是不太明白$ G2 I. r; X5 e3 o3 a2 c
难道是修改这个：

如下图，添加

freeren · 发表于 2011-8-29 10:39

coyoo 发表于 2011-8-27 09:14 2 F( ]3 H: N9 H, B
还是不太明白. b# ?$ o7 X7 e) Y; W5 ~1 m& c1 C
难道是修改这个：

如下图，添加

		自动登录	找回密码
密码			注册

推荐内容 /1