找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 2433|回复: 9
打印 上一主题 下一主题

[仿真讨论] DDR2 VTT和VDD之间加一个100nf的电容有什么作用?

[复制链接]

44

主题

384

帖子

3084

积分

五级会员(50)

Rank: 5

积分
3084
跳转到指定楼层
1#
发表于 2011-12-9 17:37 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
10E币
如题,有人知道在DDR2的VTT和VDD之间加一个100nf的电容有什么作用么?' x, c' K" K/ j+ s# g" D
有可以提供相关的资料么?

最佳答案

查看完整内容

这是典型的Dimm的设计方法,通常在Dimm上DDR2的地址控制信号都是以VDD平面作为参考,所以这里将地址控制信号的VTT用电容接到VDD。但如果我们设计的DDR2的地址控制信号是以GND为参考,那这里的电容就应该接到GND而不是VDD。楼主去找dimm条的设计,几乎都是这样的。
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!
163我看行

6

主题

119

帖子

2190

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2190
2#
发表于 2011-12-9 17:37 | 只看该作者
这是典型的Dimm的设计方法,通常在Dimm上DDR2的地址控制信号都是以VDD平面作为参考,所以这里将地址控制信号的VTT用电容接到VDD。但如果我们设计的DDR2的地址控制信号是以GND为参考,那这里的电容就应该接到GND而不是VDD。楼主去找dimm条的设计,几乎都是这样的。

34

主题

398

帖子

-1万

积分

未知游客(0)

积分
-10091
3#
发表于 2011-12-10 16:54 | 只看该作者
问题不详细。' |7 C3 _2 a7 Q; r/ e- A- \
我猜,可能是有线跨了两电源的分割。

点评

100nf的电容如果是方便回流是不是太大了点,对应的频率太低了点。这么低的频率是不是可以不用考虑跨分割了。另外补充一点100nf的电容有好多个接到VTT和VDD之间。这样构成回流路径是不是有点讲不通。。。  发表于 2011-12-10 17:08

评分

参与人数 1贡献 +2 收起 理由
beyondoptic + 2 有这个想法不错,呵呵。

查看全部评分

-->--...-->-----?

扣扣: 714765307

44

主题

384

帖子

3084

积分

五级会员(50)

Rank: 5

积分
3084
4#
 楼主| 发表于 2011-12-10 17:06 | 只看该作者
本帖最后由 beyondoptic 于 2011-12-9 21:12 编辑
# U7 q9 ~6 [# c
- K8 P7 z* q2 z可能说的是有点不清楚,但原理图是客户的,不便截图。1 D$ U# l( @: A3 ?, r
补充一点100nf的电容有好多个接到VTT和VDD之间。  Q/ @7 z# S/ t3 }3 \0 Z* W
希望有见过这样设计的guide的大虾能分享一下,谢谢。
163我看行

5

主题

1254

帖子

2680

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2680
5#
发表于 2011-12-13 17:53 | 只看该作者
减小两电源间的阻抗!!!估计

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
6#
发表于 2011-12-14 08:34 | 只看该作者
查了很多资料,目前原因还是没找到.

点评

谢谢鲨鱼。。呵呵  发表于 2011-12-14 10:39

44

主题

384

帖子

3084

积分

五级会员(50)

Rank: 5

积分
3084
7#
 楼主| 发表于 2011-12-14 10:47 | 只看该作者
doya 发表于 2011-12-13 13:13
, x" w$ f. d1 |/ O* j这是典型的Dimm的设计方法,通常在Dimm上DDR2的地址控制信号都是以VDD平面作为参考,所以这里将地址控制信号 ...

3 J  C+ ^1 H; M# z4 h" M谢谢doya,觉得说的很有道理。我们这个设计确实是带DIMM的ddr29 S, J+ Z  l$ w) ]
一般对于带DIMM的DDR2的地址命令信号由于处理器芯片内部和DIMM处都是参考了VDD。设计时候要求这些走线尽量参考VDD。
163我看行

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
8#
发表于 2011-12-14 11:11 | 只看该作者
本帖最后由 shark4685 于 2011-12-14 11:22 编辑 1 j% j9 z# ]/ g

% O- J) }0 c. @: p; ?0 m1 F我的案例是DDR3颗粒!地址参考的是GND和VDD) O6 ], i; B: J/ D0 B4 }
+ h7 L' n% a7 p1 {) Q

18

主题

363

帖子

583

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
583
9#
发表于 2012-1-11 10:06 | 只看该作者
本帖最后由 dzwinner 于 2012-1-11 10:07 编辑 . s4 C% r3 N8 t; H2 G
shark4685 发表于 2011-12-14 11:11
# _9 n' F. |$ n; ~我的案例是DDR3颗粒!地址参考的是GND和VDD
, E) T- n1 O' Y* \0 }1 R% x

+ ~4 k2 E( t8 J  c8 {版主你好!我最近也设计了一个DDR3,是2片的。我看到你截图中的设计好像是菊花链式的拓扑结构,但具体怎么出线还不是很清楚,可否把这一部分的走线PCB 发给我参考啊!谢谢了!如果实在不方便,每一层的截图发给我也可以。万分感谢!, f3 d  \: S; i5 G0 _6 D. E
我的邮箱:77897767@qq.com
! [7 s) E" R/ _, G1 F其他有这方面资料的,也请发给我,小地感激不尽!

1

主题

13

帖子

-8982

积分

未知游客(0)

积分
-8982
10#
发表于 2012-1-20 16:37 | 只看该作者
我觉得这个电容是用来提供连接Vtt到Vdd的路径的。
# L) q6 A" P" \& r记得intel一份文档中有提到如果ddr之类的高频信号线换层的话,就在换层的地方每5个信号线放置一个小电容。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-24 01:39 , Processed in 0.066914 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表