|
|
给大家看一下cpu的ddr2 时序要求：
* D, E; V3 b. A/ H) \: M1 }" v0 qSignal Group Absolute Minimum Length Absolute Maximum Length# I; d, {! |+ o9 l7 z" S/ ~9 Y
Control to Clock Clock – 600 ps Clock + 600 ps0 D+ D$ b5 f" S9 n& l$ q8 v
Command to Clock Clock – 600 ps Clock + 600 ps2 |1 R- \7 R" V+ i# T- Y( W. M0 Z
Data to Strobe Strobe – 250 ps Strobe + 250 ps6 ?8 f3 C- H0 x; i$ H
Strobe to Clock Clock – 475 ps Clock + 875 ps- u% m: m- _2 V/ r6 k6 y& n
% M" h5 }8 X6 `! r/ v, ]2 {9 B1 e( b这个是cpu的Hardware Design Guidelines上面说的，我的布线满足以上要求，6 p+ y7 _ e. J9 q7 S
但是我没有micron的ddr2硬件设计要求，有个文档但是上面讲的是DIMM的布线，要求相当严格，8 @- m( i, X( Q8 n4 }
有哪位兄弟有micron的颗粒设计文档请发给我，小弟万分感激！！！
4 `% X2 h7 h) o9 b* q我的e mail：guyun236@126.com
H, Z- l7 U& F7 J0 g
1 u3 @3 t+ X+ X8 S* H还有请兄弟们帮我评审一下板子呀，能不能通呀，我心的确实没底！！！ |
|
/1 
发表于 2008-6-10 19:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
