|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
画完原理图后，导入LAYOUT时，弹出arsii.err文本文件提示以下内容：
8 g3 G# I: L* j; E F& Z' g0 V
Reading file -- C:\PADS Projects\padsnet.asc* a6 p/ F5 ~6 w4 S k' \& t$ P4 ^
*Bad *CONNECTION* ascii data format, nets must contain more than one pin. Signal C5. }# q! p' l, O0 {' f! B k
*Bad *CONNECTION* ascii data format, nets must contain more than one pin. Signal C46 Y! f; Y% _5 {0 o e2 F9 q( n
*Bad *CONNECTION* ascii data format, nets must contain more than one pin. Signal C3
) W! N$ g6 \0 s2 p1 F4 W*Bad *CONNECTION* ascii data format, nets must contain more than one pin. Signal C2
: N# a6 T+ V( k$ J+ C8 u J*Bad *CONNECTION* ascii data format, nets must contain more than one pin. Signal C1
; `% k5 J* U1 K. E/ v3 [, ~ I6 wWarning: deleting signal C5% s) J. |; m- Z+ p$ `
Warning: deleting signal C4" o O/ G; w5 w5 |- o
Warning: deleting signal C3( K* Q9 K+ Y2 A* d v0 D# b0 e
Warning: deleting signal C2
; k2 z0 C8 r* z: dWarning: deleting signal C1
+ {" c5 a( G s& U9 n**INPUT WARNINGS FOUND**
8 z! `% F2 F# h- I* e% {4 A2 f
+ M# [+ H7 x8 M9 j. j- f我检查了下，封装和连线应该是没有问题的，并且在这个原理图中，除了以上所提示的C1~C5之外，同时从库里调出的这个电容也用在了其他位置，却没有提示出错。2 h3 V' e' k0 R& Y0 x/ {1 n* g- U
想请教下各位看官，这是个什么情况？ |
|
/1 
发表于 2010-3-22 15:26
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
( z2 Q0 M c& X, n8 i: |* c, I