|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
LIBRARY IEEE;) M( p [3 ~& l8 t' C
USE IEEE.STD_LOGIC_1164.ALL;
/ V" n; G. R1 ZENTITY tri_s IS( Y: r8 W+ `/ \
PORT( enable : IN STD_LOGIC;+ c9 P4 s3 }+ Y0 o1 \; s/ f: \3 G4 x
datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);3 K: R9 V) `- O' s8 U. F
dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
0 q$ A) ]7 W; Y. X+ u! BEND tri_s;! Q5 B2 {7 |; r0 ?
ARCHITECTURE bhv OF tri_s IS8 h0 p9 c% }7 ^ u
BEGIN
) B. V) D J$ y7 p4 y xPROCESS(enable,datain)
1 k) p2 }' Z! b7 I2 u$ L BEGIN 0 v$ f7 ]6 U9 B5 g0 ~( f6 r
IF enable ='1' THEN dataout <= datain;
! E) E, o2 u9 B G W else dataout <= "ZZZZZZZ"; END IF;, c: e; s4 J, H- v. P- m
END PROCESS;8 z, @ ]6 M, [& c
END bhv;% S6 U6 o2 G- r
0 `+ Z1 T& t% I% X M
编译提示:5 ~8 @; L. @/ c4 T) G
Error: Top-level design entity "div" is undefined
! ^" N+ g9 F; j% s2 @4 e
6 T; a& D$ F0 S- N7 Q是什么原因,求救!!!!!! |
|