找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1301|回复: 14
打印 上一主题 下一主题

刚刚做了一个PCB,但是测试的时候增益很大

[复制链接]

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
跳转到指定楼层
1#
发表于 2008-12-11 18:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
做PCB的时候刚开始测试没什么问题,但是在fpga跑起来后,地平面的增益达到了10db左右,不知道到底是怎么回事,优质稻的请指点一下
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!
E文,太他妈的难看

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
2#
 楼主| 发表于 2008-12-12 08:24 | 只看该作者
想了一下,地的噪声很大,以前没有遇到过这样的问题,如果给我的感觉地就是垃圾站,什么信号到底里面都会被排除,如一些高频噪声,会通过电感排到地上,可是我可以保证PCB,的地面积很大,几乎用了4.5层来铺,两层地层,不肯出现地不完整,而且模拟地和数字地分开,通过电感连接,可是噪声不仅在数字地上面有,模拟地上面也有,希望有那个朋友指点一下,找出原因,
E文,太他妈的难看
Allen 该用户已被删除
3#
发表于 2008-12-12 09:01 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽
cjf 该用户已被删除
4#
发表于 2008-12-12 09:08 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
5#
 楼主| 发表于 2008-12-12 10:37 | 只看该作者
但是刚才有测试了一下,FPGA在测试其他程序的时候,地的噪声也没什么大起大落,但是在调用FPGA内部时钟管理的时候,在122.88M的时候,左右会有一个30DBM的噪声,现在一直没有发现到底是哪里出错,而且也不知道怎么改版,不过谢谢两位的关心,请帮我分析一下,一开始我以为是DGND地层有阻抗所致,倒是想一想也没什么道理,后来想到AGND也有噪声就想办法用电感滤波,可是和没有一样,从而考虑到可能不是高频噪声,用的是1.2UH的电磁珠,现在正是不知道如何去调,没什么头绪,如果像ALLEN版主说的我们应该如何去做,才能测出错误的原因
E文,太他妈的难看

20

主题

445

帖子

1316

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1316
6#
发表于 2008-12-12 12:52 | 只看该作者
能把你测试地平面的方法说明一下吗,你测试地平面,那么参考点连接在什么地方?
( f2 h+ t3 @( _8 g  m( @- i8 xFPAG的内部时钟管理:你看看对应FPGA的电源设置有什么不妥之处,就是给时钟模块供电的电源怎么样?$ c( |% v; P6 R. ^  T( P
你在调试单板的时候,这个单板的地,是否会接到实验室的公共地排上?% W4 h8 _3 L3 D1 y
在布局上,PFGA是否出现跨在模拟地和数字地的中间交接处?

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
7#
 楼主| 发表于 2008-12-13 15:16 | 只看该作者
测试的方法是将频谱仪器,加到地上面,发现地上面加了很多杂波,发现 应该实在50M左右的波形,我们用得电源已经比较过了,应该是和原来的同样功能板子比较没差什么,再调试的过程中没有用到公共地,FPGA都是在数字地上面的,但是给我的感觉应该不是地的问题,但是有个老板说是时钟芯片和BGA距离太近,导致噪声把时钟感染了,带入整个PCB内部,但是我感觉这种解释我太赞同,因为对于频率并不太高的板子,出现这种情况,很难,因为最高频率才122.88M,如果是1G我也就认了,可是噪声也不高
E文,太他妈的难看

0

主题

8

帖子

-1万

积分

未知游客(0)

积分
-14918
8#
发表于 2008-12-14 13:27 | 只看该作者
会不会是122.88/2=61MHz的噪声?; I8 \# `% U7 o, S% I8 q
因为这是信号最快switch的频率。
; e" ^0 h: }, _$ L/ w5 B
2 L8 w! l* s3 G  V, Y! r' @! f最主要是找到噪声来源,呵呵) K7 g3 a/ O9 ^* f% [* Y) J
$ [" v; E% T- [7 _% J2 L4 J
加一些特征频率在50MHz的电容试试吧~

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
9#
 楼主| 发表于 2008-12-15 08:41 | 只看该作者
还有一点我忘记说了,就是用示波器看,是没有噪声的,只有用频谱观察才有,现在原因找不出来,却让我改版,我都不知道怎么改了,真是头疼啊
E文,太他妈的难看
Allen 该用户已被删除
10#
发表于 2008-12-15 09:41 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
11#
 楼主| 发表于 2008-12-15 10:22 | 只看该作者
这些我们都加过,不过已经确定重新改版了,我就没事的时候调一下,我把我画的PCB贴出来,让大家看看有没有什么毛病,还有就是大家以后别范同样的错误
E文,太他妈的难看

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
12#
 楼主| 发表于 2008-12-15 10:25 | 只看该作者
8 l4 K  a, g& E6 {! M' T

) r* ]4 O# f* q7 f) e+ ] . F& U) x' x. j, M
2 X6 e. P5 p9 J" ]3 X# I% q
分别是顶层,信号1层,信号2层,和地层,
% v3 v! S# g* N# P# r叠层为TOP-gnd-sig1-pow-gnd-sig2-pow-bottom
E文,太他妈的难看

64

主题

369

帖子

1090

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1090
13#
 楼主| 发表于 2008-12-15 10:27 | 只看该作者
晕死,连上了,走线不一样的是不同层次的,且,黄色为数字地,棕色为模拟地,左中为时钟芯片,正中间为FPGA芯片
E文,太他妈的难看

6

主题

45

帖子

481

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
481
14#
发表于 2008-12-25 11:12 | 只看该作者
这个层叠,这个布线,和这个结果还是比较符合的.

14

主题

194

帖子

1万

积分

六级会员(60)

Rank: 6Rank: 6

积分
10876
15#
发表于 2009-2-11 14:36 | 只看该作者
没有针对叠层和上图的详细解释么?
你不能控制他人,但你可以掌握自己。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-26 03:30 , Processed in 0.068371 second(s), 41 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表