对于楼主提出的第一个问题,我认为静态时序计算出来的裕量都是在理想情况下的,没有考虑到串扰,占空比等因数的影响,所以在静态时序计算的空间上应该有所折扣,但是考虑到折扣后有时也有很大的空间,而实际走线还是比较严,我认为是部分硬件工程师对于时序心里没底,肯定是按最严的来设计。 % K [& U+ I( N M; P/ ?对于第二个问题,我个人是认为CLK和DQS没有时序要求的,对于限制总长倒是还比较认同,不知道楼主是在那里看到限制总长这篇文章的,能否分享下,我的邮箱:antenna@msn.cn% o& h2 S. s: ?
第三个问题,往往IBIS模型是有很多驱动设置的,你要看下你们设置的buffbufferer是不是一样,这样再做对比才比较合适。