|
|
感谢两位版主深夜还上线回复,这个论坛是个朋友上个星期天介绍的,我进来看了看,看到了那篇EMC设计交流的帖子,想起去年一个同事曾经跟我说过他在一个QQ群(好像叫专业PCB LAYOUT吧)里有组织在南山开一个EMC交流的研讨会(免费;嘻嘻),问我去不去,当时我想自己并没有获得邀请,贸然前去是不是唐突了些?所以就婉拒了,现在想想实在可惜,哈!6 X" n: \& o9 `$ i+ H8 e+ t- d
好了,拐弯抹角的攀关系到此打住,还有问题想再请教一番,菜鸟提问,请君莫笑!
# m# S7 m W" ~' T) I1.关于去藕电容,放在与于SDRAM同一面的效果与放在不同面的效果有何区别?其电源的路径如何效果更好?是不是如果放在同一面,电源从电源层过来,经过去藕电容再进入SDRAM的POWER PIN效果更佳?( x& Q. m+ ~0 V% _6 `# j3 s
2.地址线上的那些端接的排阻其实上一版是没有的,后来为了改善EMC,才又加上去的,据说是为了降低数据信号的幅度,不过我看前后的测试结果比较,感觉作用不大,不知道是不是因为没靠近控制器,还是因为这些排阻只能起阻抗匹配的作用?, I0 k8 G( j* L1 m
3.走线拓扑需要什么讲究呢?这个问题可能比较广,可否指点一下SDRAM,FLASH,MAIN CHIP之间的效果比较好的走线拓扑?
, @1 |: g l" N9 y4.这次的测试结果导致EMI超标的还有读卡部分的数据信号,以及数字屏的信号;读卡部分据客户说已经解决了,用的也是加大排阻的办法(搞不懂^_^),但出现了其他问题,这个暂不管;屏部分在FPC排线上增加了磁环,也已经解决了,就剩下SDRAM的CLK部分了;请教一个十二分菜的问题,象这种信号的包地,到底怎么样包才正确,即使包正确了会有多大的效果?
2 K ^2 V- Q: j$ i4 ?- X8 M; K5.时钟的匹配电阻旁边并了一个电容,据说是用来组成低通滤波的,为什么没有必要呢? |
|
/1 
发表于 2008-3-6 11:09
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
