EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑
, ~1 |; |4 j4 s' Y F6 p6 q) \
7 q; c j( y: X, p随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。
3 u7 o) x6 o, h2 s$ b
步骤一：根据需求创建Via structure : K. L7 \9 \* n/ ]8 ]3 [2 y
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。 3 p" Y* J6 p3 u. x- i! w$ j
- d5 G) }2 E9 b3 h
: ^7 ^, @! V+ p
) R! t0 A0 ]' ?6 ]9 l5 s1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。
$ r, d8 q& ~0 ]4 n8 y) ]+ K' t/ d
+ Y. s; ~. j8 J) n& y$ K8 i$ v9 A
0 F3 J) D3 `, u, J2 E% Y1 i) V; P
2. 高速布线层切换的Via structure样例。
: Z1 \ W- z& w# x& G' g9 O6 A+ J5 A
+ |3 e$ w3 Y0 n E, v1 Y7 O& J
3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。
8 O. V7 o% S; _& Z- L5 A& T( h
' G5 C3 Z6 D8 k9 F
{# K3 A, j* ? z$ \ 步骤二：在设计中调用Via structure
: T5 E% {6 ?$ u& R- d6 @4 G) G+ P+ YVia structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。
" X( M: R- ?& `0 }/ z+ r
3 r+ b. x8 V3 P E, N: R% Z; d1 `- |
Allegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。
$ W' M3 k" Z4 S
. @+ i3 o; d0 R$ `; z
' F, O t) Q- P
% ~4 N/ I" T, x8 m, p1 p" w4 J- d- O$ m8 Z X8 t; ?- f
欢迎您的评论！ 9 N8 s" y/ A! @: n: ^' I
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 + ?9 n9 _6 T: G8 J+ l
9 A% |. w7 B8 r+ i
1 Z- X! B1 P9 X4 ?$ x6 R y2 o% T7 |
| 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
