信号速率100M的走线误差多少合适

仁爱 · 发表于 2016-9-8 14:15

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

如题

980155498cai · 发表于 2016-9-8 20:28

50-100mil都可以，

AD9_PCB · 发表于 2016-9-13 16:02

980155498cai 发表于 2016-9-8 20:28
$ `7 _) P0 S! z2 d& N2 [9 @( h50-100mil都可以，

为什么？

980155498cai · 发表于 2016-9-13 17:52

AD9_PCB 发表于 2016-9-13 16:027 m! ] C) t& L/ a' w
为什么？

速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当放大

AD9_PCB · 发表于 2016-9-13 19:40

980155498cai 发表于 2016-9-13 17:52% z9 A! j- [3 [0 i# V
速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当 ...

恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊

980155498cai · 发表于 2016-9-14 09:02

AD9_PCB 发表于 2016-9-13 19:40/ D3 J7 h+ `" O8 o, ^1 Q
恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊

肯定有关系啊，速率低了误差可是适当放大

superlish · 发表于 2016-9-20 11:26

也许大概可能或者可以这样子理解吧：速率低了，周期就长，时序裕量就多，早到和晚到关系不大，都在等你，误差就可以大点吧。

zukimotor · 发表于 2016-9-20 14:15

等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常保守的数值），即7ns。去看一下两端IC的pindelay大概是多少，减一下。算两端IC各有1ns的片内误差的话。剩下1ns。1ns对应PCB上的走线长度约为6000mil。绕正负3000mil即可。所以可见100M的信号理论上是不需要因为时序问题而绕等长的。
以上纯属个人意见，欢迎大神来拍，作进一步的解释。

381962743 · 发表于 2016-9-28 22:33

楼上正解。准确点1ns约等于5600mil.

Joen0_0 · 发表于 2017-8-21 17:08

zukimotor 发表于 2016-9-20 14:15
! L; g' S* r7 H* O, B等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...

照你这个公式，150Mhz的时候，传输线延时允许值就到0ns了，频率再高就负数了，就像MIPI的差分对内误差，这个是否有个公式大概根据频率算出对内可以有多少的误差？

zukimotor · 发表于 2017-12-4 10:59

zukimotor 发表于 2016-9-20 14:150 K. C# t+ T. _4 P& ~
等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...

片内1ns是比较夸张的数字，而且越高速（一般1G以上），pindelay是必需要考虑的。

		自动登录	找回密码
密码			注册

信号速率100M的走线误差多少合适

EDA365欢迎您！

点评

点评

点评

点评

点评

推荐内容 /1