2017年6月15日公益PCB评审报告节选

EDA365QA · 发表于 2017-6-16 09:52

您需要登录才可以下载或查看，没有帐号？注册

x

1. 时钟线添加测试点有很长的STUB，相当于板内天线。最好把测试点加在走线链路上。

EDA365QA · 发表于 2017-6-16 09:53

5. 座子的电源管脚过细，通流量不足；为了取得滤波最好的效果的推荐做法是先打孔如滤波电容然后去到使用端。

bingshuihuo · 发表于 2017-7-17 16:37

EDA365QA 发表于 2017-6-16 09:52
7 t4 I X$ j$ g4 H: R: B2. VREF是参考电源，按照电源来处理。加粗并控制一定间距。

不超过多少合适？

EDA365QA · 发表于 2017-6-16 09:54

9. 光耦器件，两端需要完全隔离才能起到作用，且光耦中间不要打孔走线。可以参照变压器处理方法。

EDA365QA · 发表于 2017-6-16 09:52

2. VREF是参考电源，按照电源来处理。加粗并控制一定间距。

EDA365QA · 发表于 2017-6-16 09:52

3. 很长的走线没有参考平面，阻抗不连续且回流路径加长。

EDA365QA · 发表于 2017-6-16 09:52

4. 网格铜最好使用45°，更加利于可靠性。

EDA365QA · 发表于 2017-6-16 09:53

6. 天线部分按照正常50欧姆阻抗线宽走线太细了，需要隔层参考。

EDA365QA · 发表于 2017-6-16 09:53

7. 电源被5个竖排过孔阻碍，有瓶颈。无法保证电流。

EDA365QA · 发表于 2017-6-16 09:54

8. 0欧姆电阻起到磁珠作用。看原理图可以看到此处的座子是电源管脚。

EDA365QA · 发表于 2017-6-16 09:54

10. 不同的地隔离区所有层都要做到完全隔离。现在有很多层是交叠在一起的。

EDA365QA · 发表于 2017-6-16 09:55

11. 隔层参考的阻抗线，第二次挖空区域焊盘下挖空需要比焊盘大一点。

EDA365QA · 发表于 2017-6-16 09:55

12. 整体射频线都盖绿油的，不要让走线上屏蔽罩的防焊。

pcb · 发表于 2017-6-16 10:20

天天在放影，支持！

紫菁 · 发表于 2017-6-16 10:36

赞。

谁家的熊孩子 · 发表于 2017-6-16 11:21

手动点赞~

		自动登录	找回密码
密码			注册

推荐内容 /1