只需一步,快速开始
扫一扫,访问微社区
24
229
551
三级会员(30)
您需要 登录 才可以下载或查看,没有帐号?注册
12.png (13.9 KB, 下载次数: 0)
下载附件 保存到相册
2016-9-25 14:42 上传
下载资料威望不够?点击查看获取威望的N种方法>>
举报
11
77
373
1
251
2494
四级会员(40)
18
334
1249
32
179
882
9
96
386
lhycmyy_hawk 发表于 2016-9-25 16:46+ E, M$ Y) D# D; u6 e9 @5 z 我的习惯是,顺序如下 0 d. \- Y3 p' B' {0 r# S7 Y1,看layout guide; f% i0 O8 l; Y7 s+ \' ^ 2,看参考设计
fei 发表于 2016-9-26 09:148 p9 J' {+ ~6 G/ C 收发分层走,能在内层尽量走内层。你的高速线是多少G.你问下硬件哪是收发好像命名没分清。
lhyy511 发表于 2016-9-26 09:071 M9 ^' F/ K! M; G$ @: I 尽量满足硬件工程师需求吧
不期而遇 发表于 2016-9-27 09:33 5 L) J9 ?' B2 }# D同组同层好像是为了满足什么阻抗要求吧
小帅哥在江苏 发表于 2016-9-26 09:49
lc1234 发表于 2016-9-27 22:24 6 I5 P/ q1 p1 x7 A4 B, ~呵呵
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
微信登录
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-15 00:02 , Processed in 0.071965 second(s), 44 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050