PCB叠层讨论： SI高速信号隔层参考-6.5Gbps

liqiangln · 发表于 2017-1-18 12:40

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

好久没来了，刚好有个话题大家讨论下，原走线是3.3mil高速差分线，阻抗100欧姆，为了保证叠层不变，并减少3.3mil这种细线带来的插入损耗，则通过隔层参考的方式，线可以做到4.5mil了，阻抗还维持在100欧姆，但是以前的参考地（上下层），就都变成了pp/core介质了。

这样S21， S11， Corsstalk（差）的影响，可能未必有改善，大家有做过类似的评估吗？