|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
为帮助广大网友学习Cadence系列设计软件,经EDA365网站组织和协调,特邀请论坛Allegro版块Dzkcool版主(杜老师)开讲,2015年全年Cadence公益培训计划分为10期进行,遵从由浅入深,由点到面的原则,从3月份开始,内容安排请见下面目录,请大家在版块报名帖中回帖报名(报名链接请见2楼)。; v! A# B$ x2 P, }3 Y6 p
活动目的:
7 S5 y5 Z* j& w3 z8 X& G* k(1)帮助大家提升设计能力与水平。" d5 O) F1 Q+ m4 B3 x9 ?8 }4 w! t
(2)帮助大家多认识同行朋友,多跟外界交流和联系。7 s) R* Y5 J) ]* z
上课地点、时间及录取名单会在每月的报名帖中公布,希望被录取的同学珍惜上课机会。教材会在每次活动后提供下载。本活动由深圳南山区高速互连公共技术服务平台和EDA365合作主办,平台旨在为广大电子企业提供高速互连设计技术的支持,帮助广大企业提升技术水平,促进竞争力,创造更多价值。
: S' C3 ~6 @0 f# q0 a- F2 f$ ?
1 N+ s/ X/ x- b2 `! @* ~: E+ ?5 z5 s, _初级部分: `; R6 a$ I& @5 o& H0 [
一、 Allegro PCB 设计环境介绍(2015年3月份开课)
0 `" \2 S& z5 J! Y7 ^7 ~% F1、 Cadence 公司介绍# H$ z* ^" x/ D! _+ k6 J' m/ \
2、 Cadence 硬件系统设计流程
% i9 t: s- h& u) j* T! ]: ]3、 操作系统环境详解与设置7 J. B q s; q* v% p( d4 y+ K
4、 Allegro 工作界面介绍) \" n U( T H
5、 Allegro 常规设计参数详解
# m: f+ X- ~2 p6 l2 H6 h6、 Allegro 用户环境常用设置详解
# B" K2 w9 |; D3 m; _9 b' I! v7、 Allegro 操作与快捷键分享
' X" M' w( |, }7 ~ c8、 Allegro 图层使用详解
8 q1 H! O/ J5 }1 G+ |+ K9、 Cadence 常见文件扩展名含义! M/ C/ `' O& k
10、 Cadence 常用辅助工具介绍
8 Y$ E9 I" Y, H, k" i" Z
7 I9 A7 V" o0 `& w二、 Allegro PCB 封装库管理(2015年4月份开课)
# d$ N g) w6 _1 F1、 封装知识介绍3 l: f% d2 m \0 h" E
2、 表贴、通孔、热风焊盘的介绍和创建/ h$ N% p' K, Q; \, {+ X1 M
3、 焊盘、封装命名规范
& O7 I5 _$ l$ k4、 异形表贴焊盘的介绍和创建: j1 H# N& z- O) F5 C( u. Z
5、 封装文件类型介绍. ?1 U7 K% N& p
6、 表贴、插件封装的介绍和手工创建/ @; z$ W2 j8 n8 f* ` O7 d
7、 表贴、插件封装的创建实例* ^& w: L( _ J
8、 机械封装的介绍和新建9 f, K$ a8 S7 p/ u3 o" ?" ~5 v
% x2 q& O. a4 b+ j5 w4 ~9 C) Z& a+ E
三、 OrCAD Capture 原理图设计(2015年5月份开课), n. ~- @7 {; i" @2 R7 B% |7 P
1. Capture 平台简介
$ S# k2 f5 a# F$ U2. Capture 平台原理图设计流程
6 l/ e; X. p6 z, f4 J+ g g(1) Capture 设计环境0 A$ e% t; _. o: S
(2) 常用设计参数的设置
/ B$ L! t/ P- w3. 创建原理图符号库, s. j- c: h6 ^' I) }$ {
3.1 直接创建0 \5 x- z0 d8 @+ E0 d7 a4 r, N
3.2 通过电子表格创建. i: `9 i1 c" C: W+ Z
4. 创建新项目
& I, _, r$ j0 z, h7 c(1) 放置器件6 ^5 ?) W- A% C3 e
(2) 连接器件* q m" _4 Q& H$ A" J/ R
(3) 放置电源和地符号. j: ]. \' D) S. c8 j
(4) 跨页符的使用
# _$ r& f' ~. j% e(5) 查找与替换: x" h( e5 j' y/ }/ r" T
(6) 原理图设计中规则的设置及检查
+ ^& W' W+ i" b4 L- n(7) 添加图片、图形和Text 文字注释% y+ Q7 X3 }# D# L! F* h
5. 打包Package 生成网表/ U) p2 z) ^5 J. }
(1) 输出网表常见错误及解决方案/ S# Z% ~" P C' K( j: e7 I
6. 创建器件清单(BOM 表)
1 v+ F8 _& G- j" D4 S3 S$ q9 n& {, p' o
中高级部分 `8 g1 H4 P1 u, H) N* k! H5 @8 x
四、 Allegro 全流程实战设计(2015年6月份开课)
9 v) @7 c w/ N% n! N以一个简单项目,讲解Allegro 全流程设计;# a0 `" E5 ?6 \ u7 t0 w
1、 前处理2 F" H$ C- _ w; m7 P5 b5 f
2、 布局规划0 u( m. E9 r7 Q6 B V! T
3、 模块布局
' l6 {/ ]5 K3 ^; A( s. D4、 叠层和约束规则设置! Z: w' t ^1 q
5、 电源模块处理
; Y- d5 O, b. o$ }& c- m6、 Fanout7 o. j) q' q6 O/ c+ [6 @. [8 k
7、 高速、时钟、重要信号布线 H, G! `) {/ ^" h' M
8、 杂散信号布线! X; l8 X" b8 [) @* Y4 q
9、 电源地处理% Q4 @* G, R4 V# a, Z. h# A/ y
10、 后处理0 n- W4 F, H% S- L) H1 X
11、 设计验证; A R7 T0 F0 B3 H5 F% K4 J S" j, e: _9 q
12、 相关文件输出
$ @5 T3 t' {8 b% i& h3 V. E: [8 J, N7 d. I. i& B
五、 HDTV 项目设计(2015年7月份开课)
- N4 a& a4 h. [3 J! g1、 概述
. @+ F" U; C6 S. [ n- q: M' @$ p2、 系统设计指导
7 h3 ]5 B) H3 k+ O2 F(1) 原理框图
" b" E6 M+ B. S5 @0 ~/ Q(2) 电源流向图* h- S a- |- E+ ]8 E% ]
(3) 单板工艺
7 U: m5 C& x$ ?" l( b* _: _4 C+ S(4) 布局规划6 C# c+ E# C: Q1 _& J) h# A
(5) 叠层阻抗方案# |0 U# w* {- o4 q7 a5 e
3、 约束规则设置; p! d4 P* K# [
4、 模块设计指导; X4 ]0 F2 j/ u( }& h
(1) CPU 模块
$ `9 s9 K& Z! a/ c0 s! X2 O! f& x(2) DDR 模块处理
, |9 b3 T1 N+ {- H! N2 a( |( Z(3) 电源模块处理3 n6 J/ a x m7 {
(4) 接口电路的PCB 设计# }) I8 B0 J m7 I/ l
0 C+ U7 T" o3 o4 ~& v六、 射频项目设计(2015年8月份开课)
/ q G; z% N) e" u1、 概述
2 @8 X$ e0 p' e4 C" ^) a1 V, |2、 系统设计指导
4 H0 M* ^2 F$ ?, B6 M(1) 原理框图
3 P1 f" Z/ \( t/ D( \: O- M(2) 电源流向图
' j$ M# f, L. N* R6 F: v K(3) 单板工艺
% K$ K5 k }, ~+ B+ l(4) 布局规划
5 k6 S1 R i; S" r# ^6 u( D$ T- t(5) 屏蔽罩的设计
2 u% V% ~3 Q9 v(6) 叠层阻抗方案4 |, f' I5 P; E" d/ x
3、 约束规则设置6 r) ]2 U4 x6 B' v- T* Y
4、 模块设计指导6 `: V5 b6 j' ]) @+ ?
(1) POE 电路的处理- d/ J( B. I5 ^# M( M8 P& |
(2) 电源模块处理1 v" @# x7 G$ e# S8 b0 V
(3) 射频模块处理
. a* o4 @0 }/ X3 @(4) CPU 模块
7 H8 [% t: ?: N& g9 L0 q(5) 网口电路的处理9 F4 L; o7 O2 W& o5 G: h: r
" K* _7 q; O8 ^! m" a) }
七、 光纤交换机项目设计(2015年9月份开课)
3 r5 q ~$ c, e- [1、 概述
9 o& {7 j+ k, [2、 系统设计指导6 G, e* @0 i- G: P' _6 K
(1) 原理框图% Z/ e/ W* A: e8 L$ v5 g0 G
(2) 电源流向图
# m) I, f7 J2 x4 |* B$ O/ X+ t* T(3) 单板工艺
& O7 g& L @" t; v' \(4) 布局布线规划
! J3 q# E) i: |! a/ V; k/ v+ V(5) 屏蔽罩的设计
& P7 O# A1 a& k$ T1 o. t(6) 叠层阻抗方案. t; P% {8 C& _, \2 j5 P, s& z
3、 约束规则设置
# a4 J1 a. l4 [(1) 差分约束设置# Q# t2 ^& H4 m, {! e
(2) 等长设置! N6 n4 N$ w' x
(3) AIDT 自动等长设置! j* C* [! o: J7 E- D
4、 模块设计指导
A) b G$ r( x% N% w* N5 |2 p3 t0 U6 X(1) 光口的处理1 M. p# R1 C8 O
(2) 电口的处理& S' v) ?8 h7 \/ ^# l1 i3 s
(3) 变压器的处理# p5 p- Q W. e; d
(4) 交换芯片的处理& R; G* s2 U" D
(5) 网口电路的处理
; M6 G! q. h# c4 R' P(6) 分区协同设计5 p u3 @" }3 Q+ E
(7) 模块复用的使用8 V; D* `: F+ e3 j: S
1 U7 P6 y: R* }
八、 盲埋孔项目设计(2015年10月份开课)
# \) k1 c2 X2 ]* Y1、 盲埋孔板介绍
: e6 A7 Y! h9 m6 ~3 o$ F2、 工艺要求% Q4 H" v% z. t; M3 G9 J
3、 整体规划8 _7 l" T3 R7 `. s) _( I K; L
4、 过孔使用与规则设置 W1 q7 h" W& {3 W/ {1 l
5、 叠层阻抗方案9 u( R" g* a+ K; D, E+ a3 _
6、 射频电路的处理1 N8 Z* Z4 w: s5 d3 n+ p
7、 高速差分的处理* i) m' t% e# O3 v" S/ m
8、 音视频信号的处理6 }+ ~2 W+ r& ^% Q
9、 主要电源地的处理. M, ^# K0 q1 u+ d M1 N1 e
10、 注意事项
4 l ?& ?5 s! p; C7 e+ k3 r* k3 B' q o! J8 h1 V' C
九、 X86 项目设计(2015年11月份开课)
1 B; o7 C" a+ G- ]1 L- f W, l! R1 i/ r7 v1、 X86 系统介绍$ [; Y! ^9 U; P4 e1 }: Q! L
2、 主流平台架构概述
% S8 _1 N: @( u( R$ A& c3、 以Intel Haswell CPU 为例,讲解Dimm、PCIe 等高速总线接口的布局布线规划( k$ I. ^1 M: k- D. A& c! j
4、 叠层阻抗控制方案# p& L% h0 U+ ^, V- }+ `
5、 电源流向规划0 z7 v; K) m r; P% S9 Y. @! U, p
6、 电源模块的处理
- L/ f7 A, I B/ s7、 Dimm 布局布线的处理. P, x7 }* y, j* L5 b# f
8、 PCIe 布局布线的处理及技巧
5 R$ K1 m. h( z2 h3 ~9、 CPU 处的snake 走线处理# k. K- H3 o) R& O) [! a. E
10、 高速差分差分动态等长、十度走线处理
% a) g' k2 O1 @0 f* @8 {. F% L" W8 C h* W' ?5 l/ j
十、 背板项目设计(2015年12月份开课)# d8 Q3 R/ l- N, L
1、 背板设计基本原则1 W- m; [, k9 E+ ]
2、 VPX 系统介绍) t7 t) ?, {' B1 `
3、 VPX 背板结构定位- Q8 V' e+ t9 h) ~/ `, R0 `9 @
4、 叠层阻抗方案' \* _5 }7 f+ N- j! u* t$ `* ?3 ?
5、 GRE 布线规划& ?3 _: ^( `2 B I* S6 n
6、 安规防护
7 h! o* H$ E% ?9 b2 F/ z7、 电源地规划及处理: |! l, G& y0 L' x8 ^1 [/ c
8、 高速差分线的处理
3 [) H3 X. g* T2 I5 z9、 过孔挖空的处理
. N3 G1 `# n; w7 x0 T10、 走线均衡6 B% p3 `# H/ B: r
11、 背钻的处理
2 l6 f, ?( @' q8 v
. E" U# O% ~$ ^- x3 O
+ S5 x- U8 @) ]- ?; T$ G* k8 g9 \0 C- y, a
. u3 e! \+ P6 ]; q: n6 n8 ^. d3 E' N, g( W$ |( c. e
; y: f# [( |8 P% J5 D* u, t |
评分
-
查看全部评分
|