BUCK电容（以及仿真频率）

故城往事 · 发表于 2015-12-17 10:59

您需要登录才可以下载或查看，没有帐号？注册

x

在PDN设计中，buck电容究竟是什么电容？就是单纯减小环路面积的么？而在高通的PDN仿真中，最大的仿真频率是500兆，但是芯片的频率已经到达几个G了，这是为什么？
哪个大婶详细讲下？

fallen · 发表于 2015-12-17 13:59

BUCK还是BULK?

故城往事 · 发表于 2015-12-18 16:35

fallen 发表于 2015-12-17 13:59
% x! q+ i. e2 j2 EBUCK还是BULK?

写错了,是BULK

fallen · 发表于 2015-12-18 16:54

BULK就是大电容，用于储能的。具体的仿真的你问其他相关人士。

chrischouchou · 发表于 2015-12-19 18:14

PDN仿真只需要考虑低频的就可以了，高频去耦都是在芯片内部封装或者是硅片上做的，如果想要仿真高频的话，必须要有芯片封装和内部金属层的版图文件。

		自动登录	找回密码
密码			注册

推荐内容 /1