EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
时间总是不经意间就溜走了，转眼间就快到了下一期的培训，最近忙着其它事情把上一期的培训的心得都搞忘记了，趁此写心得的同时正好温习一下上期的知识。 因为自己视力不好，平时也不戴眼镜，没有配眼镜，为了能够看清楚杜老师的课件，所以这次很早就出门了，第一个到达教室，心里无比的鸡冻啊，嘿嘿。 HDTV项目是杜老师给我们讲解的第一个实战性项目，具有很好的学习和参考价值，所以这次到场听课的人特别多，应该是自开课以来最多的一次吧。 在这趟课堂中，杜老师先给大家介绍了DM8168 TV方案的总体功能概述，其实TV方案最重要的还是音视频功能接口及画质效果，其它的处理器性能不做太高的要求，现在厂家吹嘘的4核、8核等，都是为了吸引消费者眼球，TV不像手机、平板的一样，对影音娱乐性能要求特别高，电视摆在家里面主要还是用于观看电视。虽然TI在半导体行业是响当当的，但是在电视行业基本上很少用TI的方案，用的比较多的也是mstar、ST、Realtek等公司的TV方案，所以杜老师这个项目讲TI的方案也让我感到很诧异。 介绍完方案后，讲了关于8168方案的PCB布局，因为PCB的机械结构尺寸已经定死，所以在布局上就变得相对简单很多，功能接口按照固定的位置摆放就行了，重点就是关于CPU与DDR的摆放位置，其它的元器件按照相应的功能模块就近摆放就OK了。 课堂上重点讲了关于DDR的布局和布线，这也是整个PCB设计的重要部分之一。通过仿真分析对比，DDR采用了Fly-by的拓扑结构，在走线上，一般按照差分走线等长等距原则，3W原则，先走地址线，再走时钟线，最后走数据线，因地址线相对比较长，时钟线和数据线可能要绕线，保证走线长度要在精度控制范围内，具体要以芯片参考手册为准。DDR的走线要做到同组同层，相同的参考平面，保证阻抗的连续性，DDR的走线区域最好不要走其他的无关的信号线。在DDR的VREF走线时，尽量要做到粗、短，避免压降和外部干扰对参考电位造成影响。 后面有重点讲了关于电源的布局布线和功能接口的布局，以及为了通过认证，机壳地和板内地的处理方式，内容太多了，就不详细描述了。 整堂课程的内容相当的充实，大家听得也很认真，更为惊喜的是中间还增加了抽奖环节，增加了课堂的娱乐氛围。最后感谢杜老师杜老师的无私分享和辛勤付出，感谢EDA365为大家提供这么一个学习和交流的机会，下一期再会。 ; R2 G: B. W% M9 i9 x
| 
/1 
发表于 2015-8-5 21:30
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！