找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 459|回复: 0
打印 上一主题 下一主题

7月培训心得体会

  [复制链接]

2

主题

36

帖子

923

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
923
跳转到指定楼层
1#
发表于 2015-8-4 09:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 362912661 于 2015-8-4 09:45 编辑
+ r0 ?: B0 [+ {* H0 x% d( {7 I
  X, r% A+ [* c7 o7 f% Y' y       关注论坛培训几个月了,终于在7月成行,从广州赶往深圳参加培训。
" f; a& b2 `& o- K. b       这次培训的主题是HDTV的设计实战,基于TI的ARM+DSP8168芯片,从布局上讲,先外而内的摆放接口器件及电路,然后根据CPU出线确定最小系统的位置。! Y: O% Y% [5 D  o5 U
一、8168板分析) o6 F4 f( u# {8 Z
1.由于要过CLASS B,表里层不可以走线,中间2层走线不够,所以将第5层抽出来做信号层,从而出现比较奇怪的叠层结构
1 z  d" K; a3 z# ]* w2.双通道DDR3,采用的是fly-by拓扑结构,用眼图实例告诉我,DDR3走fly-by比T型结构更合适,波形更接近方波,信号更加平滑6 [: Q% i& r. y& M" P. T  U% |
3.由于EMC对信号辐射要求很严格,机壳地与电源地不可以直接连在一起,使用高压电容或者1816磁珠,并且外壳地下面不可以有数字地信号(层间耦合走了),必须挖空* Y# ~5 y9 O+ d6 o: q- H
二、DDR布局布线相关知识点' ^" Z8 p6 i2 H, z$ C9 |, u  k
1.VREF属于电平敏感性信号,不是电流敏感性信号
: W% a  k0 G( t% Z2.DDR信号内缩30-40mil(相对于参考平面),防止信号向外辐射% T8 v8 H/ {7 ~5 s% \# C. N( G/ p" [
3.DDR3一般使用时钟线做target,等长要求一定要参考芯片手册
5 r/ D% A: a& d: w1 s4.注意看主控,是否支持write leveling ,即读写平衡
; d/ ?: s# B$ A# E5.阻抗控制一定要连续,不一定要50欧,40、55都可以,应该是保证信号连续不反射
6 c+ S$ |; B5 T! x) p+ e6.8168是0.65的球距,一般采用15_8的过孔,保证过孔单边最小距离 4mil,加工无压力
" v( k  a* N4 H. q三、BGA知识
+ \  H9 S: S* C1 u( p+ T- |! }1.BGA过孔塞油" F  L  \' D% }
2.BGA最外2层直接扇出
: \) z9 `( @% J6 ^! m& K5 o3.叠层的时候,考虑层间间距尽量小,这样可以保证走线尽量细,扇出顺利9 o( o$ N- u  k  j- s, N
4.BGA器件周围间距3mm(推荐),最大5mm
3 c! K: k% S$ M/ S5 P; r/ z5.优先走线层的选定,一般情况下,离那个参考平面近,优先作为参考平面,信号回流
0 o  ]  _3 u" k; U/ b/ ?四、电源知识) m: k* S( p- @$ u& U# B1 U) N
1.电源是基础,是DDR及高速信号的核心,电源的输入输出GND要连在一起,回路最小原则- R; M: h+ j5 ~" g5 _' D- [
2.电感平面下面不覆铜,防止有涡流产生自激+ T& _8 b; _( z. _  O
3.模拟信号用LDO,没开关噪声,利用散热,把多余的电量散出去
6 _) s) K+ J4 g- r, E4.背面散热开窗问题,开整窗,不美观易短路,建议开小窗,美观实用: x) _% n2 I3 W: ^
5.电源采样电阻的放置问题,这个着重看电流的走向和干扰因素
+ j# p) O1 Z8 t" B五、千兆网络变压器的处理, L) J# ?# o& M" q% ]
使用分离变压器,变压器底下全部挖空% u3 a- u% V. z! E
使用集成变压器,管脚以上挖空,LED灯走线,不覆地进去,另外,如果有GND信号,直接拉出来连接上即可
$ D5 z) P" P$ P       另外,我和我同事问了2个问题,由于6月培训,我没有参加,不知道有讲去耦电容的问题,经过杜老师讲解,推荐每个pin脚最好2个,容值相差100倍,每个电源至少一个 。! B, W- A+ X" H4 L! ?
       后面我问了个关于PCIe的问题,经过几位大师的讲解,回来也翻看了相关知识,才深刻了解到,我们PCIe的做法是有问题的,现在手上又做了一个PCIe的项目,还是老问题,已经克服不了。但是,我已经采用其他的方式解决了,感谢几位大师的耐心解答。
" X' r* ]' H, H1 A. _9 K       在这里,借这个机会,很希望杜老师可以录一点视频,关于前期画板的准备工作,比如规则设置,叠层设置,BGA扇出评估等理论知识,后面的拉线是基本功问题,个人觉得,做layout都可以克服的,但是没那些理论知识和经验的支撑,做出来的东西质量难以保证。由于我从事的工作不是专业的layout,所以在这方面比较欠缺。
4 x# T; p4 ~* J( ]% ^
2 o4 S8 P" c5 C
/ T5 V- @* S, ?0 i0 \
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持!1 反对!反对!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-5-25 22:10 , Processed in 0.054488 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表