小数分频有任何好处吗？

caojianxun · 发表于 2014-11-25 11:59

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本人在研究一个RS422接收程序的时候，发现程序中有一个波特率的产生进程。在这个进程中进行了小数分频。（将12MHz的系统时钟分频成9600*16的波特率）因此程序里面出现了78.112的分频语句。
signal baud16ACC: std_logic_vector(16 downto 0);
begin
baud16x<=baud16acc(16);
process(clk_12M,rst)
begin
  if (rst='0')then
baud16ACC<=(others=>'0');
  elsif rising_edge(clk_12M) then
   baud16acc<=("01111111111111111"and baud16acc)+839;
  end if;
end process;

这个程序是将频率进行2的16次方除以839等于78.112分频。输出时钟就可以是接近9600*16但是这样有任何好处吗？
因为程序是在上升沿触发的，因此有时候时钟是78个上升沿来一次，有时候会是79个上升沿来一次，这样我感觉单纯的增加技术难度，万一出错了呢？为什么不直接进行78分频呢，又简单，大神指点一二。