找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1896|回复: 16
打印 上一主题 下一主题

如何在orcad中给某些引脚增加属性,使得在allegro中显示不同的颜色?

[复制链接]

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
跳转到指定楼层
1#
发表于 2013-4-7 19:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 huarobust 于 2013-4-7 19:07 编辑 * w' ~4 \! B$ ]

  P$ W1 K+ ~7 N; V" }0 a. Q大家好 我在做一块板子 左边是FPGA  它的某些引脚能作为时钟输入引脚 现在我想知道怎么在Orcad原理图中 把这些能够作为时钟输入用的引脚赋一种属性 然后生成网表导入到allegro中 然后对具有这种属性的引脚 赋上某种颜色 这样在画板的时候 我就可以清楚的区分出 哪些是时钟引脚 从而优化布线

P1.png (21.12 KB, 下载次数: 0)

P1.png
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

5

主题

337

帖子

1250

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1250
推荐
发表于 2014-12-6 15:04 | 只看该作者
技术上的争论,喷喷更健康哈

29

主题

2646

帖子

2805

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2805
推荐
发表于 2014-5-28 17:25 | 只看该作者
哈哈  别激动啊

17

主题

357

帖子

3043

积分

五级会员(50)

Rank: 5

积分
3043
2#
发表于 2013-4-7 19:10 | 只看该作者
不用整得这么复杂。在allegro中直接把时钟脚highlight或者assign color就可以了。

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
3#
 楼主| 发表于 2013-4-7 19:20 | 只看该作者
李明宗伟 发表于 2013-4-7 19:10 ' E! k4 T. _% _8 f8 N
不用整得这么复杂。在allegro中直接把时钟脚highlight或者assign color就可以了。

% p4 u6 E$ I. q* l$ h4 {是可以的 但是 假如有20几个引脚都可以当作时钟输入来用 那不是要对着原理图做20几次 这样比较麻烦

17

主题

357

帖子

3043

积分

五级会员(50)

Rank: 5

积分
3043
4#
发表于 2013-4-7 19:38 | 只看该作者
呵呵,孤陋寡闻了,没见过哪款FPGA有这么多时钟脚。但即使按照楼主的说法在原理图中添加属性,也一样要逐个来操作,没见得就很方便。9 L1 v$ h: U. ]8 J
我再提一个标准做法吧,就是在做封装时,将FPGA的各个区划分好,相应的引脚做好标志,这样就一劳永逸了。

17

主题

357

帖子

3043

积分

五级会员(50)

Rank: 5

积分
3043
5#
发表于 2013-4-7 19:44 | 只看该作者
而且利用OrCAD与Allegro的交互操作,要highlight几十个引脚,也是简单得很

24

主题

1796

帖子

8046

积分

六级会员(60)

Rank: 6Rank: 6

积分
8046
6#
发表于 2013-4-7 21:12 | 只看该作者
靠  难道不晓得可以交互啊,原理图选择就可以高亮了撒

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
7#
 楼主| 发表于 2013-4-7 21:39 | 只看该作者
kevin890505 发表于 2013-4-7 21:12
2 G0 V, ]0 B2 p+ H靠  难道不晓得可以交互啊,原理图选择就可以高亮了撒

3 ~2 |, b7 `1 j; S% Y+ F5 S高亮只能用于已经连接到网络上的引脚 并不能做到把没有连接的网络上的线高亮 我现在的情况是 有一组可选的引脚 全部没有连接 但是我要在allegro中把这组IO高亮出来

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
8#
 楼主| 发表于 2013-4-7 21:41 | 只看该作者
李明宗伟 发表于 2013-4-7 19:44
7 C" w; ?) ^. @# M5 e而且利用OrCAD与Allegro的交互操作,要highlight几十个引脚,也是简单得很
! v% i# z) {1 v- V" g% J* p: M" m
这个的前提是这些IO已经被连接到了网络 对于没有连接到网络的线 没法用交互高亮

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
9#
 楼主| 发表于 2013-4-7 21:44 | 只看该作者
李明宗伟 发表于 2013-4-7 19:38
7 U6 `* I* q/ A5 A- h! @呵呵,孤陋寡闻了,没见过哪款FPGA有这么多时钟脚。但即使按照楼主的说法在原理图中添加属性,也一样要逐个 ...

7 D0 ^. Y5 W+ E2 I& ]. [6 N; w谢谢 正常的200多脚的FPGA就可能有20几个可以接全局时钟的IO了 因为复杂的设计 并不是单一时钟工作 可能需要接多个外部的输入时钟

24

主题

1796

帖子

8046

积分

六级会员(60)

Rank: 6Rank: 6

积分
8046
10#
发表于 2013-4-7 21:53 | 只看该作者
huarobust 发表于 2013-4-7 21:39 1 A0 q/ z( W  Z9 N/ {5 H3 A' ?
高亮只能用于已经连接到网络上的引脚 并不能做到把没有连接的网络上的线高亮 我现在的情况是 有一组可选的 ...

! x+ M' A& H; w0 W8 _瞎说  你在allegro选高亮或标记颜色  find里面只要选中PIN   然后原理图里面点击你要的引脚就OK  不管你连接没连接  不行我头割下来给你

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
11#
 楼主| 发表于 2013-4-7 22:11 | 只看该作者
kevin890505 发表于 2013-4-7 21:53
5 c0 s* X2 B' V) z瞎说  你在allegro选高亮或标记颜色  find里面只要选中PIN   然后原理图里面点击你要的引脚就OK  不管你连 ...

! n; F* v! \# l7 A2 ~我试了下 没连接的引脚不行的

24

主题

1796

帖子

8046

积分

六级会员(60)

Rank: 6Rank: 6

积分
8046
12#
发表于 2013-4-7 22:16 | 只看该作者
huarobust 发表于 2013-4-7 22:11
+ \1 w2 p1 O, }3 y( ~3 v我试了下 没连接的引脚不行的

  q, a9 F) f' s5 g. s{:soso_e141:}   好吧 我也试了  能行的 你什么版本哦   

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
13#
 楼主| 发表于 2013-4-7 22:21 | 只看该作者
kevin890505 发表于 2013-4-7 22:16 " m: D" N8 G1 p6 x2 t- o' p
好吧 我也试了  能行的 你什么版本哦
/ t1 A6 ~! g) }* F& t" K0 T
16.6的 只要你确定行 那么肯定是能做的到 一定是哪边有问题 我再查查 谢谢

14

主题

72

帖子

272

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
272
14#
发表于 2013-4-8 11:16 | 只看该作者
kevin890505 发表于 2013-4-7 21:53 . q4 H! J5 ?% @6 `6 \4 ]; B
瞎说  你在allegro选高亮或标记颜色  find里面只要选中PIN   然后原理图里面点击你要的引脚就OK  不管你连 ...
4 s6 d) P' i. I4 d, H
哈哈  别激动啊

14

主题

57

帖子

1151

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1151
15#
 楼主| 发表于 2013-4-19 10:03 | 只看该作者
kevin890505 发表于 2013-4-7 22:16 7 ^0 T: ^( }3 ^
好吧 我也试了  能行的 你什么版本哦

' q1 B# h) p& Q2 ]& U* R1 M你说的是对的 今天我在原理图上其它的芯片引脚上试了下 可以的 我又在之前那个BGA的芯片上试了 还是不行 我发现原理图上有的引脚行 有的不行的 在ORCAD中会有警告 不知道是什么原因导致的

55.png (3.6 KB, 下载次数: 1)

55.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-5 14:45 , Processed in 0.116451 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表