本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › XILLINX FPGA I/O配置
返回列表 发新帖
查看: 610|回复: 4
打印 上一主题 下一主题

XILLINX FPGA I/O配置

[复制链接]
yelo168

1

主题

7

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
跳转到指定楼层
1#
发表于 2015-3-23 16:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
XILLINX的IO在上电时，上电后未配置时分别是高、低还是高阻？
; _8 l! T* r1 j5 A$ `! k2 Y如何利用ISE设置IO管脚为输入高阻？' h- q- V# i+ d+ C- F7 e/ N9 u
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
yelo168

1

主题

7

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
2#
 楼主| 发表于 2015-3-23 16:57 | 只看该作者
大神们快来指导呀

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

kkaidandan

1

主题

12

帖子

57

积分

二级会员(20)

Rank: 2Rank: 2

积分
57
3#
发表于 2015-4-16 22:11 | 只看该作者
UG381 -  Spartan-6 FPGA SelectIO Resources User Guide

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

liuws

0

主题

5

帖子

8

积分

初级新手(9)

Rank: 1

积分
8
4#
发表于 2015-5-10 19:00 | 只看该作者
在生成bit时，将不用的IO管脚悬空是否可以了?

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

kuochiang

32

主题

331

帖子

334

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
334
5#
发表于 2015-5-28 10:07 | 只看该作者
感謝分享~~

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-17 01:53 , Processed in 0.069158 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表