|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1、在orcad中画好模块的原理图,设定好封装,做好drc,做好元件编号。
7 R) x# }. [$ j9 R' T2、检查元件属性是否设为current properties,其它设定可能出错。
+ g7 s3 u# j9 c1 o0 |2、在annotate-->allegro reuse中,选中generate reuse module,renumber design for using modules,选中unconditional,其它不选。
* n+ ^' e/ \" z$ a7 p, e: ?1 ?3、生成netlist.
8 q! r4 @; N* B6 U: M& G" Y* v4、 将netlist导入到allegro,布线,布局,若无rename等需要与orcad交互的动作,选tools-->creat modules生成mdd文件.mdd文件的文件名一定要定义为:DSN NAME_ROOT SCHEMATIC NAME.mdd。DSN NAME为你定义的orcad中的dsn文件名,ROOT SCHEMATIC NAME是这个文件中的页名字。这里若定义不对,在reuse时找不到mdd文件。之后跳到第6步。 3 ?/ H; S1 d) {! r* c% L1 {
5、在orcad中back annotate,之后回到第2步。 3 L9 ?* m7 _9 E* h, q- t( h
6、模块制作完成。 % P& J/ F) d( o$ o; ^( L" a5 Y
使用生成的模块
+ Y! _( I' d( x/ H K1、 在新的orcad设计中,选place-->herarhical block,reference中填入BLK?(注意,这里使用BLK是为了与原理图中的U?R?C?区别,保证BLK这个名字专用于moduel,不然 在做完allegro后,rename 时,导回到orcad中出问题。) . q% g, k0 {7 g5 D# { q/ K( j
在implementation type中选schematic view,在implementtation name中填入先前模块的页名称,在path and file
! |# P: k9 \; S. P0 A% M& U7 p) \name中选择相应的dsn文件,之后在你的原理图中出现一个block.
- l y1 t- U- }2、继续其它设计,之后在annotate-->packageing中,选中reset part name to "?",同时选中update occurrences,执行一下,将所有的元件
3 Y5 b1 T' O3 [1 F" G3 F(包括module的name改为?),在annotate-->allegro reuse中,选中 renumber design for using modules,选中incremental,选中do not
2 c+ o; w/ q! Y2 t: w6 b, \7 A" schange the page number,选中select modules to mark for框里的内容。其它不选。 + R# F X% D- h! G6 f8 ~
3、drc后,出netlist.
& u5 n& k. Y- p3 \8 b ]5 y' [8 O4、导入到allegro后,palce-->manually place,选mudule instances,将module放入。注意一下mdd文件路径的设定,不正确会找不到mdd 文件的。 [" a1 T h2 {5 \
5、在allegro中布好线后,可以rename到arcad中,与正常设计无区别。 6 [' R' J5 n! | H, S; X6 W: C
6、over. 3 j8 u& F) f0 ^# j
做reuse时的几个注意事项:
: G* N4 y1 f8 c1:当reuse模块已经放在电路中使用,重新修改reuse模块的port口后,在使用的原理中右击这个模块,选synchronize up,则实现修改的同步。 2 C$ J7 l3 U9 O ]& p1 e
2:在reuse模块中,不能使用room属性,不然可能与使用reuse的电路图混淆。
- e& W) ~- R e# g$ D3 P5 }3: reuse模块中不能使用全局变量,特别是电源和地,使用port口传递数据。
! |1 N, n* p, d* W4 W- g V4: reuse模块内部修改后,只要port口没有变,则在使用它的原理图不用同步。
4 `7 g) A/ J5 G# r. A2 i' O5: 做好的模块文件用在pcb中后,若需要修改这部分文件,在修改完成后,在原pcb中使用update symbol功能,选相应的moddle,之后更新就行了,注意生成mdd文件时,原点的选择,这然更新后一些线会错位。 6 V6 }* ^6 u2 V% ~5 q x
6:当导入到allegro的模块出现dummy net的错误时,怎么办? * \: k- H) G! u( y9 V6 E* K! }9 J
出 错的可能原因是由于模块的orcad文件造成的,可能是对原始的orcad取一部分进行修改,这些元件带有原来文件的一些属性。将相关orcad文件的所 有元件和连线copy到一个新的页内,将当前页的内容删除,从刚才copy到新页的内容copy回来,这时看元件的属性时,没有黄色的部分,按正常步骤重 新生成mdd文件,在调用这个模块的orcad文件中,重新编一次元件编号,生成网表,问题解决。 ! m* n$ \; n' }2 F
7:当含有reuse的设计导入到allegro并布线完成,若重新修改原理图,比如换一个10pin的IDC插座到16pin,不能用annotate-->allegro reuse命令,不然生成的网表会导入到allegro中会出错,不知是什么原因?
) c, Q& X9 b# E% v( q5 ^: S D答: 在原理图设计中,当使用reset to ?后,使用annotate-->allegro reuse命令,将netlist导出到allegro后,不能再使用使用reset to ?,新增的元件使用increase功能,不要将所有的元件reset to ?,不然会出错。 |
|