EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
非常详细、实用的问题集，给各位需要的同学
% M; _/ P; T! G8 k: s0 b
3 k0 i) U- i) E5 K' a. \
% U X% L, G' l; O, @& X 2 q/ W- w' O8 s( B. j( {6 _+ r
6 E" @- R I7 ~4 t % H' X( }* ?# a9 a1 x5 P
3 c/ S- @9 W& v b0 J
' r0 l4 s! f7 N
问：
' J+ I' a6 y& B4 K2 ~( O* [感谢贵公司多媒体教程给我带来的帮助！, S& ?3 O T( k2 z1 v% B2 b2 H5 w; [
我想请教您一个问题：4 |! w( D4 L( _+ e( c" J
在设计准备中设置VIA、层、布线规则一节的多媒体中，
( Y; r/ O- I3 A! ~% s1.为什么有边界线还要对内层的外形线进行设置？
! l- U# Z. H7 o1 P2.Layer_25是什么？为什么此外形线设为Layer_25？
2 U5 z% ?( ]" \, M' I, X3.我在其它地方看到“在做元件的时候焊盘定义里就要加上第25层”，
. S6 ^! I2 t1 Z S6 b) O: b9 c( K但在贵公司教程中做QFP-44P这个示例时并没有加，这是为什么，加与不加有什么区别？
& b6 v' e5 O6 A+ X: _请指教，谢谢！6 B. t" t3 H( {9 @0 |
答：
5 V8 m- f2 a& ~有关您的问题回答如下：
) H# e0 s" }- R4 l: \% @# Y/ [在我们的多媒体教程1，2部中介绍了PowerPCB的层使用，以及我们推荐的层使用惯例。因为您没有资料，所以简单介绍一下：8 D3 T+ i) Y/ F. D( r5 M
Layer_25层是内层负片设计时使用，用来做安全焊盘，注意只有DIP元件才需要，QFP等SMD表面帖装元件是不需要的。安全焊盘一般应该设置得比表面的连接盘大，如果您对负片设计不是很清楚，请阅读相关资料。
% ~5 s' q% N! e1 r" E为什么有边界线还要对内层的外形线进行设置？
% M' J) H2 l8 J这同样是对负片设计时的一种手段，加宽负片的外形边界线的作用，相当于正片设计时对外形边缘区设置布线禁止区域。1 P; a; P2 @ Z" M, ]* U
) } z+ V8 H. c% q0 r5 B5 d( q
$ ?) _* w" _# j# F4 h+ b问：
" O# ~& C+ y/ C/ F2 Z您好！/ m8 f- j3 h4 d0 R- ?# `3 W8 h7 y
本人已做了Library:FTL.PT4文件和Netlist:training.asc文件但发现与你们的教程中不同和错误不能输入,请你能否将你们的教程中的Library:FTLPT4文件和Netlist:training.asc发给我做参考学习.谢谢!! - _3 d8 k% @1 J* f* B
答：
o1 j, p5 p/ |0 O4 Q2 Z0 b+ _. o感谢您的来信，有关您的问题希望您能够找到错误原因，如属于什么类型的错误等，才能真正有所提高。
& @: d) ]$ a [; A0 k8 q! f按照您的要求我们将Traing.PCB送给您,您可以将所有元件存储到自己的库中,方法在教程中有介绍。: G& ~ |* ?% ?
简要说明如下:选中所有元件/在右键菜单中选择SAVE TO LIBRARY/然后选择一个库就可以了。0 {, u( [% i* l
有关NETLIST,您可以使用我们的数据与您自己的NETLIST相比较.使用NETLISTCompare命令,还可以输出一Netlist,使用Report功能。请尝试上述方法，如果仍然有问题欢迎来信提问。4 M( F% c1 c$ \3 z# o
注：上述所有操作在各相关教程中都有介绍，相信在阅读后续课程时您自己就可以找到答案了。! y9 k* s* m3 L! R4 X: O
7 a8 P9 {( K p; z, e
问：
7 f8 {" a9 l' G3 G3 g请教怎样用你上次发给我的training.jop文件,输出Netlist training.asc文件.怎么在教程里看不到。
2 I0 \* L* m* ~" J$ q* t) n6 l( ]答：
7 g0 b( O0 X8 E; l通过FILE/REPORT中/进行ASC OUT,在新出现的对话框中,选择POWERPCB NETLIST.就可以输出。同时注意POWERPCB 的NETLIST格式如果要想读入到您的设计中需要在最前面增加一行关键字,在第2部教程有介绍.。5 y& w" e9 D$ G2 C
0 L/ d8 U. X% @% F. }问： ?- S1 l: h5 e0 H! h% A5 z1 f
您好！4 f: n9 H$ p* E; U, d( P- q
我已看完你们的第一部(元件设计标准/操作规程),觉的很好.在这里有一个问题:在制作元件时,测量元件间距为什么只能准确到小数点后1位(如:2.5)而不能到小数点后2位(如:2.54)请问这在那里设置。% ^/ K* D7 g& n! t: d
答：3 {& u1 D2 P# y2 _8 e& y
A：请进入SETUP/Preference/Auto Dimensioning，然后从General Settings 窗口选择 Text在新打开的对话框中将Precision的Linear一栏增加到2位或者是3位，这是小数点后的位数。请试试看，如有问题欢迎随时来信。5 c6 ~8 G3 B2 A( x
5 Y5 I/ z, Q& o d; Y+ o* U7 ]$ ]
. l" e6 A& c$ I2 F' y0 {& x问：8 |8 W5 S/ \ ^
在powerpcb中怎么样直接放置(不用在EDITOR DECAL中做成元件)一个2*3的焊盘,内径1.5外径3的过孔。是不是都要在EDITOR DECAL中做成元件后再调入。. l; G) q8 m! m
答：
* w; b2 d; q% }4 V8 U. f% y3 Y8 Y* K只要有孔必须用元件，而且这是保证不出错误的最安全的方法。0 c) P; B r! Y' y
9 t' i, u. `' }8 s2 C0 C. P# {& \' x
; X# D4 K6 O- u; H1 I8 f% D
问：1 I) _* c3 f2 N( |
在powerpcb中画线是不是一定要有网络(鼠线连接)才能进行布线,没有鼠线连接可以直接画线吗? @- r) u- x+ y1 p( E9 ?6 j( }
答：
) G5 _( {8 B9 L5 u& ]在PowerPCB中只要有电气连接肯定会有NET网络(鼠线连接)，但是在ECO下面可以不加NET网络直接追Route。. {7 w# I6 A# k3 t6 U) H
只适合简单的设计。在教程中有介绍。
5 t8 Q& G4 a" }% \6 W3 t+ K3 H
$ [1 Z, }9 |3 e: B& K7 N! F5 m j% ~+ |0 |$ ~9 ?/ `: n
" @" a6 H3 G s
问：
5 p) [0 P: `4 O& y( W. Q有时要画一条0.5的线,而在Rules/../recommended中设置是0.2,为什么在画线输入W0.5后,这一段是0.5而下一段又变成0.2是不是powerpcb中画线就是这样。
. W. V) C% \. ?. O! R$ G答：
$ _0 \& C7 I7 ^: O& Q6 }这是因为Rules/../recommended中设置优先，所以请更改设置，会比较方便。
+ y' ]) L; t8 O& {' a' m
5 q1 b5 K( }; O- P2 K. O* e! k/ E: y. d7 _0 t+ i/ u5 `
+ f* c5 @; A$ q问：
, q2 n/ G6 E4 ^我已经能够创建复杂的plane area, 但是，尽管我在该Plane area中放置VIA，热焊盘自动出现，但鼠线却不消失，同样的PCB图中，GND层的热焊盘却不出现鼠线，为什么？
1 _$ z* n% M) k) B0 M, y答：
6 D; Q1 N" _/ W5 k+ s8 V鼠线是否显示一般与VIEW/NETS中的设置有关,请看多媒体教程第3部中有介绍,再说,显示鼠线并不一定表示没有连接,只要VERIFY DESIGN中的内层与连接检查无错就可以完全放心。* L/ p3 ]" e% ^
- g: K! O) `4 J; N Q% [# O, v1 Z
' ^3 K5 n w% g问：
! _( `) f5 _" X' G j7 M7 T# J/ [我希望在VCC层(Splix/Mixe)整个布+12V的Plane area,然后在其中一小块布+12S的Plane area如何操作。
& F0 E3 I: w9 b* p6 j8 Q0 l答：: J; l X& ~( n" l
一般可以通过下面两个途径实现：! W4 b3 L4 @- k7 m( f' h
正片使用COPPER POUR 功能,此时VCC层设置为普通的ROUTING 层即可。然后用COPPER POUR画，注意FLOOD设置。或者Splix/Mixe，注意LAYER 设置，是否将两个信号都ASSIGN了？另外外形是用AUTO PLANE SEPARATE 画的吗？) D; g0 g- ?4 L1 {# U
& ^4 h% Z$ u+ s& ~( h1 R1 k! t8 P1 \! G7 a+ Z7 j- u7 A& `
问：
2 l6 ?9 b. n H' r. V6 ?9 C- \; R" O2 Q' EPCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时， 情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误?
% U1 K; u" x7 v" }; o/ s1 D答：# f1 `9 ?' u# c7 B
可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。
/ Z! {- d, |; [9 i, \2 i问：
9 o6 G% T6 {. Y# gPowerPCB提供了一些常用器件的封装，问题是：
1 i: q2 a0 f, j* Q6 P E) X1. 我不知道封装的名字和实际器件的对应关系# R7 p ^. U" \0 ?
2. 似乎PowerPCB的名字和国际通用的元器件的封装名字不是一致的，PowerPCB用了一些简写，如何对应起来？2 T- S: }& y/ w/ t
3. 一种封装对应好几种，如何选择？例如：SSOP8就有# l+ Z. n. |$ j/ ?
SO8-opt u' i* z7 s) N% O) f; J: u9 y
SO8M1
5 C! @/ x5 Y- V; S' v! J0 A H/ J SO8M2
* X- U. ^: s6 V4 R SO8NB" m4 m+ }1 }; W" v/ w- d+ ] `! M
SO8NBWS
' j! G( n7 C5 h: B# s; ` SO8WB
8 k6 t9 K% p5 i. @/ ] ...: Z% N) Q3 }& `! S7 p# U+ s
答：
3 l. ]) n2 r# c" j再次重申,最好不要使用厂商的库,应尽量自己建库.原因有多种,可以避免出错,虽然要多化些时间.: T5 x6 B" P2 Z. [* v
各家起名都有自己的规则,该例是根据具体的封装命名的一般人不容易记住,而且是用英制,不太适合我们使用.
) g# z4 j4 l* K/ L' ^建议您根据元件资料,自己建立一个命名规则,慢慢建立自己的库.4 o$ T3 p' g+ O6 K
Type 名用元件的封装名,Decal用自己的命名规则起名等.
|
/1 
发表于 2008-8-5 16:53
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主