|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
LIBRARY IEEE;& P( e, z/ f$ }. G1 u) }' `( N
USE IEEE.STD_LOGIC_1164.ALL;. J8 e8 A. B2 d6 Y, Q$ ?2 \% ^2 H# t
ENTITY tri_s IS& w% m1 A9 ~: p7 ]
PORT( enable : IN STD_LOGIC;5 u5 g6 y8 ` n2 D7 ^$ ~
datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);( t2 Q6 F& X/ @$ l
dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );/ q7 j$ r: u9 L3 t, }$ Y% j
END tri_s;3 K4 @ H4 \/ g) M) U- i# l7 W
ARCHITECTURE bhv OF tri_s IS
1 a0 Z$ ~6 T4 N) ? BBEGIN7 u+ |5 E7 }: E) K
PROCESS(enable,datain)
+ \, S0 W7 O( f* }1 E BEGIN
/ [) z' o; I- t& M: o0 k IF enable ='1' THEN dataout <= datain;
p1 I F/ F1 y0 Y3 V) b else dataout <= "ZZZZZZZ"; END IF;. j3 Q& P& Z* J7 @1 `- c
END PROCESS;
% H. |8 z' r6 ^6 O! aEND bhv;
! `, l" X9 g1 h# ?' ?( ~: B4 v2 y
编译提示：) j; t) K- B2 _. T6 l* x% T
Error: Top-level design entity "div" is undefined+ T4 i5 [( S" t
) _0 F% a0 {5 I& o7 t3 [9 B+ F是什么原因，求救！！！！！！ |
|
/1 
发表于 2010-3-9 20:18
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！