jitter仿真及解决

forevercgh · 发表于 2008-3-5 10:05

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

众多周知，即便最优秀的IC，从设计之初就注定了jitter的存在，环境因素的影响又使jitter变得复杂和不可预知。有效的jitter控制会是一件富于挑战且趣味横生的事情。

Total jitter(TJ)可划分为deterministic jitter（DJ）和random jitter（RJ）

当然组成DJ的jitter有：(data dependent jitter)DDJ，(periodic jitter)PJ

DDJ又可分为：(inter-symbol interference)ISI及(duty cycle distortion)DCD
PJ可分为：(sub rate jitter)SRJ和uncorrelated PJ

RJ的产生是不可预知的，我们的工作应该集中在DJ的产生机理及处理方法的研究

问题：（针对于DJ来讲）

1.如何确定各类jitter的产生机理？
2.如何有效抑制各类jitter的发生？
3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？

[ 本帖最后由 forevercgh 于 2008-3-5 10:24 编辑 ]

changbin · 发表于 2008-4-17 22:10

希望高手指教关于各类抖动的仿真有相关资料最好

zfqlk · 发表于 2008-5-10 09:08

forevercgh · 发表于 2008-5-10 09:45

诚实的讲，当初这个问题提的太大了。
试图通过仿真软件来实现jitter的分类剥离也是不合实际的。
一般SI软件的仿真器中的jitter成分都是要自主添加了，只是为了尽可能的接近实际效果。
一般的芯片手册中都会讲到其jitter大小，当然，这个jitter是固有抖动，我们是无法消除其影响的。
而实际系统可能会受到串扰，反射，EMI等因素的影响引入其他抖动。

深入的了解jitter的产生机理和消除途径事实上应该算是一个技术分支，记得maxim有一篇讲解jitter的文档，不妨搜搜看。

所以最好的办法就是拿实际的示波器来进行probe分析

PS：你的示波器带宽一定要足够，采样频率>=2信号频率
你的系统频率是否需要考虑jitter因素

darkradx · 发表于 2008-5-10 14:45

示波器带宽选择是否应该考虑f3db而不是2信号频率

forevercgh · 发表于 2008-5-10 21:25

2倍信号频率的问题纯粹是从理论上讲的极限。根据Nyquist采样定律，被测信号的最高频率的每个周期理论上至少需要采两个点。不然会造成混叠。
而实际示波器的的采样频率远不止2倍信号频率，采样频率越大也就意味着采样点越多，那么得到的信号波形可信度就越高。采用线性插值算法，一般需要10个点。所以一般采样率是带宽的4-5倍可以比较准确的再现波形。

示波器的带宽是以正弦波幅度衰减－3dB的频率点间范围为定义的

[ 本帖最后由 forevercgh 于 2008-5-10 21:28 编辑 ]

stupid · 发表于 2010-4-8 12:15

“示波器的带宽是以正弦波幅度衰减－3dB的频率点间范围为定义的”这句话的正确理解是这样的，功率衰减3dB，幅度下降到0.707。其次，需要注意的是频响曲线-3dB转折点的方式，高带宽示波器尽可能的是Brickwall响应，对应的带内是Flat。

stupid · 发表于 2010-4-8 12:22

1.如何确定各类jitter的产生机理？
这个其实是看格jitter分量的本质，以及是如何叠加（调制或耦合）到信号中去的
2.如何有效抑制各类jitter的发生？
首先jitter的各分量分离出来，然后有针对性的从源头解决。比如Pj，假如是时钟泄漏和电源谐波，则需要分别做好对时钟的屏蔽和EMC工作。

3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？
软件仿真总是在理想情况下，但可以仿真极端情况，适合stressed 测试，ADS由于可以和Agilent的众多测量仪器无缝集成，相对要占优。但事实上，完全可以抓取到数据后在任何一个仿真软件中进行仿真。

		自动登录	找回密码
密码			注册

jitter仿真及解决

EDA365欢迎您！

同问

推荐内容 /1