|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
市场的需求，推动技术进步。今天物联网、大数据、云计算等新一波浪潮来袭，万物互联必将产生海量的数据，数据的传输需要硬件来承载。信号的频率越来越高，khz、Mhz、Ghz，目前Thz芯片已经慢慢的开始商用。数据传输的速率也越来越快，尤其是光传输技术的发展，光模块的小型化，使得光通信技术慢慢从网络产品普及到桌面产品上来。动辄几十上百Gbps的传输速率，给SI设计带来挑战。如此高的频率和速率，电信号在传输时，以前不太关注的芯片封装，现在也必须考虑进来。8 z( G$ I x# r- L
![]() ( s4 r) o. ]( ?# b5 n% S7 e& F. l
图1 Thz芯片和100Gbps光芯片
/ Q( F5 I2 l3 a2 a7 F) j5 `
/ I* p( w- ]9 [1 j, n电性优化的目的，本质上来说就是最大提升传输效率，减少传输损耗。过去我们优化设计主要着眼于系统和PCB这个级别，很少触及到封装和芯片。这个级别的仿真优化，主要集中在器件引脚、过孔、接插件等结构不连续的地方（图2）。相关的仿真优化网络上资料很多，大家可以自己搜索。参考：https://www.eda365.com/thread-90238-1-1.html. M# h: r. F/ Q. K
![]() 1 T/ _: |$ t Q4 e7 y
图2 系统级SI仿真优化8 b' d; f: L$ t. l
封装是芯片到PCB的过渡，这里的信号传输路径处处存在着不连续（图3），优化这些结构上的不连续点，使其保持电性上的连续，减少信号的反射，就是封装SI优化的目的。接下来我们参照图3的互联结构，逐一简要介绍各不连续点的优化方向，仅供参考。& @' d2 y9 i' |9 {& S+ P! V
![]() : t$ b z5 O3 N
图3 封装上的互联结构$ m4 l/ {, Y+ U# X1 m
1. Bonding Wire
y- W: ]$ i# [$ ]7 s y关于Bonding Wire的优化，主要涉及到信号和回流地的布置，金线的长度、直径、线型、线数等。前面文章《优化封装以满足SerDes应用键合线封装规范》已对键合线的布置、线长的影响有过介绍，不再赘述。这里只对其他几个参数再做讨论。
9 _6 M7 n5 R4 d& [Bonding Wire从芯片键合到载板，仿真结构建模如图4；端口1设在芯片端，CPW结构，阻抗50Ohm；端口2设在载板端，GCPW结构，阻抗50Ohm；分别调整线径，线型、线数三个因子，仿真频率扫描0～40Ghz，后处理对比S21和S11参数。! O2 Y2 H( C% e+ \/ k
![]() 4 j2 i& H- Y! |$ R4 D7 g
) Y, i0 Y+ @+ H' h1 `( G图4 Bonding wire对传输特性的影响
. q( J+ A9 _" d, Z. p结论：4 M0 t- e% c8 _ K) u
1. 金线直径越大，传输特性越好；# w- a1 m. P8 [% Q4 i. K+ F
2. 键合线弧度越低，传输特性越好；
% E: M' W- ~7 b2 w e" W1 L3. 双线键合，传输特性优于单线键合。
; m% ]8 t$ j" \8 R( f1 a* X: e对于超高频应用，仅仅通过调整以上参数来优化传输特性，依然满足不了应用，键合线匹配就派上了用场。由于整个键合结构在一定频率范围内可以等效为电感，这样我们就可根据射频理论进行阻抗匹配。对比下面键合线匹配前后的传输特性，可以看出匹配在感兴趣的频段内，极大的优化了传输特性。/ B% }* F0 C7 K% d; h- Z
![]() * r9 S) b$ v( e9 {% v1 t
图5 键合线匹配对传输特性的影响
6 q+ Q0 Z2 Y5 R' u" J7 N& Q3 f下图是Wedge-Wedge低弧型双线键合和金线阻抗匹配的应用案例。5 w" e8 u7 U1 {( k" `
![]()
" B0 Y+ k: X, y% }6 m, i图6 低弧度双线键合和金线阻抗匹配
2. PKG Trace
. V0 z, ?( W0 \5 z$ x
# l2 U! r. c9 B* [PKG Trace即封装基板上的走线，由于这段是均匀传输结构，结构上没有需要优化的点。我们更多关注在仿真时建模的准确性，考虑阻焊的厚度、Mold compond（参考链接：封装基板微带阻抗计算），以及不同的基板工艺带来的线路图形差异（参考链接：IC载板工艺）等等。
) ^* @( ^3 o6 f/ _5 P. E3. Via
1 y: i9 `6 ^$ z/ s, A4 C影响过孔传输特性的参数，包括孔大小、孔壁厚度、Pad大小、Anti-pad大小、回流地孔的数量、距离等等，网络上关于PCB过孔优化的文章非常多，封装基板过孔优化可以借鉴，建模时注意封装基板工艺带来的过孔结构差异（叠孔、填铜等）即可，其他不赘述。（参考：https://www.eda365.com/thread-90238-1-1.html）
* ^1 {# }' D, o/ N![]() 2 G! _# r) T; O1 F* q6 y4 ^
图7 Via结构' [' ~( L9 X; x* N/ t( g& _1 Z* e
4. Solder Ball' z" a) t; J# A) i
Solder Ball是封装和PCB的互联界面，因此这里的优化涉及到两个部分——封装基板和PCB，涉及到的结构有Ball Pad，Solder ball大小、高度、间距、回流Ball位置等。下图，100Ohm差分阻抗走线，从封装基板（4+2+4叠层结构）通过Via和Solder ball过度到PCB上的100Ohm差分走线。
/ s" R% u. X2 h k这里我们仅对基板和PCB的Ball Pad阻抗优化，以及降低Solder Ball的高度，仿真对比传输特性。由于Ball Pad为处阻抗被拉低，我们通过挖空参考层的方法提高其阻抗（在“优化封装以满足SerDes应用键合线封装规范”已有描述），减小突变；降低Solder Ball的高度，减小回路电感。通过对比仿真结果我们可以看出，以上两措施均对传输特性均有提高，尤其挖空Ball pad参考层的措施。- j4 c6 d/ ^! d6 L8 R6 a
![]() 7 ]9 h4 Z$ Z# `5 w7 M# k+ Z- g
图8 Solder Ball互联界面结构及优化
4. Bump
7 M- N/ o8 v; h由于Flipchip的Bump与BGA的Solder Ball结构相似，所以Flipchip可用同样的方法优化传输特性。另外，Ball和Bump在高频时呈感性，同样可以用阻抗匹配的方法进行优化，下图是优化案例。
5 n( w5 x) \; A9 i4 Z) C! ]; D U# r8 W0 U! i8 T
( y" L T8 e& i, g) _- Z" W3 H5 j D! @: t
# f, e+ Y: t- B/ [本文主要着眼于封装结构的电性仿真，讨论了Bonding Wire、Bump、PKG Trace、Via、Solder Ball等对传输特性的影响。以上都是针对结构上的讨论，对于封装工艺、材料等对电性的影响，后面我们单独开篇再作讨论。
5 x5 v' s* r i4 p' O. `
! ]7 p# g& o) @# T. k
" n, d! w2 T0 T% f7 {/ p
* D8 ~0 P `: }5 ]) a% }, X
% h7 D5 C+ S- N! N8 x; G; ]8 k
" i. B5 |$ h6 ]8 _* Z3 e( A% I4 [& |' \6 [5 U. o
e; Q Y8 p& t
5 X' [1 ~/ C" _- z$ P/ f更多精彩，请加“IC封装设计”技术交流微信群！
- ^) p5 H+ ^5 z4 J' L1 Y# _. i' K加入方法:加群主微信auhijnap,注明公司,姓名,技术专长,验证加入。
$ q7 E/ U: I4 x. ]2 t7 B2 S学习,交流,分享IC封测技术,包括但不限于设计,仿真,工艺,可靠性...% r8 L ?* n! O: b
% ^* f( e6 v- Q) }国内主要IC,封测,载板厂商已到齐,台日韩封测载板厂家正在邀请...
7 x0 @0 U- c6 V' ?已加入厂商（部分）：
' z5 }& O. v1 r3 N9 k; Y兴森、越亚、深南、康源……
- i; x3 N: w- f! L. D, Q! c& ]& T7 z% v1 d+ w' U: z
长电、华天、通富、晶方、芯健......
) [5 b" u0 h0 } x6 [展讯、联芯、全志、华为、中兴、国科、联想、芯源、锐迪科、瑞芯微、景嘉微、汉天下、新岸线、国民技术……
- s+ \# F0 j, W/ E/ d* V: e# q% Y" v0 d! T; m* x
ASE, Amkor, PTI, SPIL, UTAC, STATS ChipPAC, Unisem, Sandisk, ShunSin, Qorvo, Micron, Ramaxel, MTK ……5 C+ ?! F% G* i+ Z- u- y
Ansys, Keysight, Cadence…… |
|
/1 
发表于 2019-9-27 15:51
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！