|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
上期话题4 S8 W: [' V& d% Y6 g/ \: m
几MHz的低速信号也能出问题？* I d% D) Z3 t n3 R' \8 P4 v2 g
【文：陈亮】- c/ s7 H% ^* @" ~ R" d
9 Q$ z, H0 F$ s3 N. T
（戳标题，即可查看上期文章回顾）- o* b; m9 D; w+ U, `
问答遇到这种连接多个IC的信号，你会怎么处理的呢？" _! C/ r( o4 r* X
其实这种几MHz到几十MHz这种范围的信号也不是那么容易实现，最典型的就是localbus信号，如果拖得比较多的话，66MHz以上都是非常的难做的；
+ ^$ B; m) a; R: e4 ?2 l M9 m' U
+ }+ d, @, j! ` E. L8 U+ a# w9 o+ E* ]; f4 x
我们在处理这一类信号的时候，基本的操作包括以下几点：
) S* |: Y5 `1 j3 d4 M% Q3 ^2 n* o
% w" V6 A+ S/ ]3 s' H4 P0 Z
8 R( ^8 }0 u5 m0 ^" a0 ?& B1，确定收发芯片的数量和布局位置，首先我们需要根据布局的情况确认控制器和各个负载之间的位置关系；
% R6 c! K! S# N
: y& P! e' n# k" }; V( \$ h1 W* X+ \* k: y1 f
2，然后根据位置来选定拓扑，一般比较好的拓扑是远端的星型拓扑，其实如果不能实现的话就只能按照远近的距离做fly-by的拓扑；fly-by拓扑有一个最大的缺陷是一定会有分支，一般距离控制器最近的颗粒反射是比较严重的，我们需要尽可能减小第一个颗粒到最后一个颗粒的距离；$ H# e0 Q; p1 w: l
: H/ G3 g6 W8 f$ F
8 X" y/ s9 E6 D4 D8 L% A% x: @
3，然后选定拓扑后还需要适当的端接，远端的串阻和末端的并联端接都是可以优化信号质量的做法，除此之外如果还是不能满足要求，还可以增加像RC这样的端接，目的是减缓信号的上升时间；' g9 D6 E9 _/ U
+ J9 Z- i2 C* Q: `" O0 Y1 ?" ?. K
* Z! o. M9 a0 E/ o q4，最后一步，如果还是觉得没把握的话，那就……你们懂的。
" k" t$ f( t" R3 n- L; @# c( Z" V) q
! [ P, l) K. U/ X4 b
（以下内容选自部分网友答题）
- g* K! u# o5 Q$ G0 k一般会在驱动端串联电阻，或者分之的始端串联电阻，在接收端并联电阻，或者末端并联器件。
^* [& U8 e* _5 K( u$ k- P@ 涌* p* }+ h; b! W7 X, `9 ^, R
评分：2分9 m+ d7 b, K5 y
1.选择合适的拓扑结构，一般选择长干星形，或菊花链。长干星形从主芯片出发到达从芯片群旁一点，再分散到从芯片上。菊花链对于几十MHz信号，不用像DDR3那样考虑读写平衡功能，按照从芯片排列顺序一一连接好。2.在合适的位置端接电阻。星形结构在星点处，选择阻值与主干线阻抗相同的电阻，连接到电源。菊花链在最后一个从芯片处，阻值与线路阻抗同，连接到电源。3.有完整的参考平面，不绕等长。
1 Z1 e T- Z5 U" {- B: J1 N@ 山水江南
, T6 S' ^, D/ D* w. B( O# |6 A评分：3分
2 C: ^1 {0 z. o0 O! J' h7 f* ]采用fly-by拓扑结构。注意阻抗匹配，通信频繁的，数据量大的优先放置在拓扑网络的两端
5 P6 M4 w" x0 m' N- S@ Ben
+ {- @) h" ~+ J- x评分：2分 v; u, v: h" p6 T# L5 [
【1】、参考IC数据手册厂家规格书，尽量使用参考设计；【2】、模拟电路如果匹配合理辐射很小，一般是被干扰。干扰源来自器件、电源、空间和PCB；数字电路由于频率分量很多，所以肯定是干扰源。解决方法一般是，合理器件的布局、电源退耦、PCB分层,如果干扰特点大或者模拟部分非常敏感，可以考虑用屏蔽罩 。【3】、多IC模块化设计，要合理布局布线，考虑功性能还要兼顾SI/PI/EMI、工艺方面DFX；【4】、合理规划拓扑，电源流向，信号流向等；【5】、对不同地的单点连接，做法是通过0欧电阻磁珠有很高的电阻率和磁导率，它等效于电阻和电感串联，但电阻值和电感值都随频率变化。它比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。【6】、磁珠把交流信号转化为热能，电感把交流存储起来，缓慢释放出去。磁珠对高频信号才有较大阻碍作用，一般规格有100欧/100mMHZ ,它在低频时电阻比电感小得多。
% e; c+ K3 \+ B! v@ 龍鳳呈祥/ i% i; {. t6 D
评分：3分* A1 C8 n+ L; Y. ]$ A' ~% a
连接多个IC的信号，我一般先能清楚主从端，然后看信号功能，再关注从端IC是否有先后顺序；连接多个IC的信号整个链路都比较长，在末端IC的信号处做上拉处理，以提高信号的驱动能力。7 J3 D, d& p$ k7 |' c
@ GFY
4 @$ u* \9 o5 \3 y1 l9 A评分：2分
5 E+ }! F* \* A- Y各分支加串联电阻，可增加信号上升下降时间，减小反射. 由于信号频率低，眼宽余量应该较充足，因此增加上升下降时间不会影响信号质量 ! I" j1 W- B: q5 \) b
@ kake6 b/ W) }/ a& p' i( X( ?. A
评分：2分
& A/ m. y' H& |2 J% T, o个人做法，一般查看下数据手册有没有特别的要求，如有按照要求来做。如无，一般按照菊花链的拓部结构来进行，之前遇到过这样的结构CPU-SDRAM-FLASH-BOOT-SWITCH-FPGA的结构也是按照速率越高越靠近CPU的菊花链结构来做。另外如果弄不清楚用什么拓扑结构或者菊花链的先后顺序可以进行仿真指导。
7 l2 D) X& X7 Z- h@ Jamie- E$ ?0 m; E/ o9 N: F2 m3 w
评分：3分
+ c0 V3 n/ O' e& j8 q) d加串联电阻，选择合适的拓扑结构，减小stub的长度和影响。2 H" w$ W2 u9 Q4 D
@ Richard1 q6 I1 W( f5 O* U& O
评分：2分* q+ |+ V- i8 p( `0 b
我觉得首先是选择合适合理的拓扑结构，建议尽量按照厂家的参考设计。注意端接电阻的位置，关注器件的走线要求，对任何的小细节不要想当然，有些“经验”由于场景的不同，结果可能相差很多，一定要注重仿真的结果！, h) [$ `, J8 K3 Y
@ 杆6 y G, w! w: D6 O5 B- W- T
评分：3分
- f; _% M, }7 o4 C% W F( @8 g加串联电阻，匹配阻抗，选择合适的拓扑结构，走线不跨分割 3 u# F' w% ]! A5 X+ C/ F1 u8 {
@ 两处闲愁
; I& L% J- o4 n2 G5 o% E) A5 O评分：2分0 [# I: `: {% {3 C9 e v
更多精彩留言，请点击左下角原文阅读~0 S# I( f4 N5 M }* u
![]() 查看我的积分，回复关键词“2019积分”；, z" o h! a- L0 D! J
看看我能兑换什么礼物，回复关键词“积分商城”；; Z6 a- q k/ e$ z ^
2018年积分累计已截止，兑换截止时间为：2019年3月31日; b* P/ K. p: ?, H: E
2 } s7 X' q6 Y( G0 S( Q! j, k" H" b7 O* `# f c
|
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！