|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生
) C" Q. j5 q* }' K# M文作者| 刘为霞
$ L/ f+ U0 W- ~/ @* r “DDR4跑2400，等长控±25mil，时序有没有问题？”1 c j) z; |9 f0 P5 E, j
* ~/ \5 c7 F' |6 o
$ ` G6 M; i. V% m( ?
( F) W/ @7 ^( r. _& B9 U2 h
“正常操作，没有问题”
5 ^. l2 [6 y0 ?9 U' c% X, x( e5 g( U) G( t; \4 |! d( ]
( e: D) R% P) x) ]4 Y* l “那时序差260ps有没有问题？”# ^6 p! o. C3 h; n( }; k4 y
" @8 Z, r, L3 K- c5 C
. ?& C# I3 @7 y, X* S/ D “那怕是药丸”
: \$ p- _+ ?) Y# _, n/ q! _, d5 c7 K( A9 c3 A: A; B
: @* _: w& s4 G8 ]: _# X “那等长控±25mil，时序差260ps有没有问题？”
' Y& G1 q( {% @5 t$ ?' q; D& H% o D' s# W$ ], u
* R% U6 E$ A3 G2 e瞬间这个问题就把我惊出了一身冷汗，我们的layout工程师，真是各种操作秀到人头皮发麻。虽然在SI领域还是个小学生，但我也知道等长相差在25mil左右时，时序是不可能相差260ps的。
: I* u0 I% a1 V1 k7 @![]() 我们的layout工程师也知道，按照常规操作来讲，普通FR4级别的板材，时序和长度换算的经验公式是1ps≈6mil。像这种脱离常识的事情必须要用事实说话，于是反手就发了一张图，长度和时间如下图所示。
$ X( I5 s0 Y% s4 J9 L![]() ) `" \& U) H% z8 y7 G# @% J
9 V$ \- l" k7 Q D2 V2 D, `& z
从上面的图上看来，信号之间的长度差只有4mil的情况下，时序相差266ps，这真的是刷新了三观。
' E: }. _ h/ ~2 l; D$ z( l s5 {$ P' l1 f& x8 z6 ]6 z* f
. p+ T* I' r2 h0 m$ G$ r5 f0 N
![]() 但是事实摆在了眼前，那就需要找到导致这种情况的原因了。等长不等时的情况虽然存在，但是目前还是设计阶段，时序差距又如此离谱，所以设置出现问题的可能性比较大。首先怀疑是不是pin delay时间没有填正确引起的，检查了PIN delay的设置。嗯，意料之中，PIN delay开关是打开的，问layout工程师，是不是pin delay没有填写正确，结果回复是软件中没有填pin delay的相关参数，这个可能性pass了。6 v/ e3 ]7 K: E2 D( q: y
! P. S' S1 z7 n0 W0 D
![]() 既然不是软件设置问题，那么把时间短的网络高亮，看看具体的走线情况，如下图所示，发现所有时序参数比较小的网络都集中在了第十层，如下图所示。% _2 p* T I0 e% A- e% k7 u( o
& m. u- j, t4 @$ K" G ?, X/ g8 j$ b' Z( L# y* U
% r+ _6 X: W# D
![]() : ]2 e+ ^6 p1 u* D, n- A( B, W. G
0 g# f: I2 o) ]; m发现上面这个情况时，感觉到离真相只有一步之差了，但是又有一层纸挡在中间，感受不到那一闪而过的灵感。从头开始捋一下这个过程。从时序和长度的换算公式开始，看影响因素有哪些。下面是传输线在介质中的传输速度公式：) [' S- u0 H6 G9 W
![]() 影响因素两个，一个是相对导磁率，一般不含铁磁体的介质材料，这个参数都为1；另一个是相对介电常数，这个和材料参数的设置有关系，可以在软件的层叠设置中体现。检查一下层叠，看这个参数的设置是否有问题。如下图所示，果然，DK的设置是有部分不正确的。
: Q; k, ~' `$ C( Q& l4 ], z
8 J- g& r; A+ i& A0 J2 l0 d x2 ?- h9 ~
0 C& c+ S' I/ w% x+ `![]()
2 V. n1 f. k% g/ F7 E0 l+ e/ k$ N/ l8 N$ w# ] R, U8 X5 X
将DK按照设计的层叠重新正确填写后，时序回复了正常，如下图所示。
2 m# A& r+ W) U* x$ L![]() 所以其实这种等长不等时的情况，实际上延时的误差并不存在，是软件设置欺骗了你，实际的板子生产后，并不会有这种延时差距。虽然不会带来什么影响，但是这个情况的出现，可能会让设计人员吓自己一跳，以致夜不能寐，于是就有了开头的提问。" a' x4 x1 _: q1 ~1 } e+ q/ s0 H2 l4 R
5 s: \/ V! T2 I* I' F7 p
* C) } k$ j3 C. ?2 h @' k, K
) p h4 U$ R# ]![]()
; O2 O a' y9 L4 w8 s- ]# n( C
& s2 I) ?* A& }5 J6 D下面是文末彩蛋时间，设计中的层叠参数正确填写是很有必要的，影响不仅是时序方面，还可以根据这些参数用软件直接算阻抗，如下图所示，这是软件自带的一个小功能，可以计算传输线的阻抗和电容，电感参数。
4 y8 a9 e; a+ n& g![]() ! l5 a' D% a4 Q! g
# G ~; f) A$ c. z# g4 K/ _$ @: }, C— end —
5 e* w* E% X/ z; _* L( `, y3 {+ r1 g7 x: q/ T5 `2 M. O
本期提问
3 e1 M( l9 g3 v. V3 P Q8 z4 l
+ A4 ]9 V# s, d% S实际中，什么情况可能造成等长却不等时？
; W" w! h4 L# v% I# [; u6 j6 w( A5 \
; U: o9 e! j" |* [/ e$ W0 N
1 q5 o+ R0 O0 V8 _7 r u S0 k$ p参与互动答题送定制记事本: Q( T4 s% E- p( t" `) C6 C
+ D4 v9 u j( U7 o" [9 e2 r
1、参与有效答题，评论区前10名将获赠定制记事本（封面可刻字）/ P Q/ R( q9 Z8 ] f- h5 C
2、活动截止时间：2019年6月17日10点整. _0 i! N1 Z5 z: N/ j) N& `
3、上周获奖名单如下：TROY/涌/whisper/柳辉/白开水/Shinen/杆/张广平/吉祥/zaki，请在后台私信小编，发送：姓名+公司名称+手机+地址+刻字内容（仅限4个字以内）。
, F* @- X8 ]+ Q S V+ s+ U
! X A. x/ a% V4 [ y' |4 L, s& a) k
![]()
) _. V( y: v2 V3 [) {) m( |: C% i
' E' ?& g$ h* s8 T9 Q' W7 D6 t————你可能错过的往期干货————
: w, S$ x* T9 n8 t, [7 s% _3 T) X0 y. V& t; ~! y
![]() 哇！一种很新颖的差分走线方式* G4 O7 }0 z% X; F* b1 t9 E2 i2 K
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
+ T z7 ~6 \. y
. r ] ~+ q. a: \+ z* l( {/ V
回复数字获取往期文章。（向上滑阅览）
. t. I! F- _% z( E" U1 Q) ]
: W8 _" e* w3 E; `回复36→高速串行之S参数系列& q# q2 k! u( Z* X& j4 h% G. R
回复35→高速串行之编码系列! L G. D) R }- A: A& l
回复34→高速串行之S参数-连接器系列8 p9 \' {# V" Q% s) n5 v* F
回复33→高速串行简史系列" j7 ?8 x( q( S: ]( y
回复32→电源系列（下）9 }# ]9 F7 R& a% }- e3 v
回复31→电源系列（上）# U' ^# J9 a* o) R/ V
回复30→DDR系列（下）! j6 |* z5 R+ ], ` e
回复29→DDR系列（上）
0 q/ l$ R/ c' p3 _; J, }回复28→层叠系列（下）9 g& D2 H3 Y' S# G* o# O( ?
回复27→层叠系列（上）, z' v# V+ L9 a) M& b/ w- ^0 T
回复26→拓扑和端接系列（下）+ o: ^8 Y9 C- c% T4 l
回复25→拓扑和端接系列（上）
' z; f' x' {8 B+ ?, ~) [回复24→反射详解系列文章- t7 F: h2 k9 H% R
回复23→阻抗系列（下）: p7 ~! J3 p( v" H
回复22→阻抗系列（中）* R8 ?; A& p' K4 ?2 W
回复21→阻抗系列（上）
) R) O# M3 C' u+ F* Y回复20→绕线与时序1 W2 J4 m2 z V
回复19→SERDES与CDR系列9 S* T9 e2 [1 o3 I+ b
回复18→既等长，为何不等时系列
# P9 C# Z- R/ Y: U/ [回复17→cadence等长处理&规则设置$ t9 ]* L' n) e0 }: ^3 O2 X' L
回复16→DDR时序学习笔记系列. R# H$ R r1 A, {
回复15→串行系列
/ K- B% B1 ^: @# Y; ^- O) H8 J回复14→DDR信号完整性仿真介绍系列
- A! F. k! ^* p2 j1 J( y, C, I回复13→PCB设计技巧分享一二# G5 b9 a; p' t8 j( I
回复12→高速设计三座大山) k6 N2 o2 J" P
回复11→PCB设计十大误区-绕不完的等长系列
9 m" _& G) k i5 o2 n, |回复10→PCB设计十大误区三4 g- w( h; C4 X |! {/ G2 j6 G
回复09→DDRX系列
: e( X: r2 e6 @' O4 O回复08→高速串行系列
. Z P! p; N v# S4 C; |) k回复07→设计先生之回流设计系列
0 x1 `; ?1 m: O7 h. u: Z) y回复06→略谈Allegro Pcb Design 小技巧
0 l: l0 g( l8 y回复05→PCB设计十大误区一二
5 x; K( e9 Q0 [" j9 A( K3 z回复04→微带线系列
; [2 O6 Z( p) ]) M; N回复03→抽丝剥茧系列- s# ^, u- h% ?
回复02→串扰探秘系列
: a& K% J0 X O W, z5 Q, B回复01→案例分享系列
9 r" L" n; Z4 x2 }8 T. Q![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！