|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
上期话题
8 _% r) ] l; ]9 U揭开一个等长不等时的“骗局”$ X8 n+ @. D8 h
, o$ n+ }5 c% Y/ D- F8 ?$ f【文：刘为霞】
: h; Y8 P+ g+ K7 P7 c
5 g/ F' \$ O2 q. X（戳标题，即可查看上期文章回顾）7 l% Q$ y8 n+ p3 Z; Q
问答实际中，什么情况可能造成等长却不等时？
& i2 e1 c! P B8 t9 \文章中，提到的等长不等时其实是一个假的不等时，因为是由软件设置引起的，实际中的话，内层线之间的DK相差不会有那么大，所以说这种情况下，成品的PCB上是不会出现不等时的情况，所以这是一个骗局。那么实际情况中，会有哪些情况会造成等长不等时呢？很多网友都回答额比较详细了，下面我们总结一下：3 u% m0 b7 r( @! t* o# y
% i- s5 |/ r3 `' ~6 V4 R/ M5 ~
8 `% f. v5 Y$ w: [0 W
1、玻纤效应，这个速率越高的信号，越应该注意；* E! d% ?7 N; l
2、微带线和带状线之间等长；
* ^$ [7 e8 D6 D3、蛇形线绕线带来的自耦合，线间距太近，或者小波浪绕的太小，这个我们测试板有过这方面的分析；; J. a$ e$ k& d0 H. g0 Z2 ]7 _
4、绕线没有考虑封装长度，这是实际上应该是假的等长了；
$ u+ Q" n: W& T: G& y7 p1 ]4 W5、过孔和过孔stub造成的延时，这个主要是容性比较大造成的时延比较大；
3 F; ~7 S% H$ B+ c8 y( f6、跨分割，这个主要是因为回流路径的长度不一样。4 x& ^) |* G# [3 _0 n. ^5 ~3 B
$ K) D2 x- i! Q- H9 K; q% |2 f& f( t
7 c& ~+ Y; z, k5 }5 N' f实际上，原因可能不止这些，下次我们分享一个等长不等时的案例，这次不是演习，是真的时序有问题。; R* G* j$ m, b+ ~4 T
; @# V( H7 q/ C. ~: u* u
! K1 ]; u5 `0 L! t! h' B5 q（以下内容选自部分网友答题）
- V% i5 n# W+ [* ?0 |1.过孔，等长信号线不同数量过孔，过孔造成阻抗的不连续，导致会反射，加上过孔因为有容抗，导致信号会延迟；不同层的走线，等长信号在不同信号层走线，3.蛇形线绕线线宽过小，例如：1倍线宽的蛇形线，会产生信号的自耦合现象导致延时差异为负值。
( g! J' e) V8 p( C@ 徐磊
! u$ @/ Z7 O0 D6 `) n* h评分：3分1 @$ z% p, Z$ w7 }0 t
1.参考层不一致的时候可能造成等长不等时& J# ^) z% B2 Z9 k9 g$ `# z
2.换成信号位置不统一
/ b* Q- ~- z' ~9 o3：电源不稳定也会造成不等时0 e' A3 Z+ M* I/ _8 M
4.端节不一致的时候
: b; S4 N3 B* G& @$ M@ moody* \( c8 i0 r& e8 @1 f0 Z" [
评分：3分
- N6 }! G; [8 k$ I长距离的跃层走线，一方面走微带线，一方面走带状线，这种情况下，长距离的话，可能会造成等长不等时的情况。
8 U' p9 O( U3 U, @@ 厚朴
: S v t! n, \0 c! t! k评分：2分
7 V3 X6 l' D1 ~4 S1,等长的线，在不同的层；2,等长且同层，但是间距不同，受到的串扰不同；3,不同信号的芯片引脚，其die pcb的走线长度不同
. _9 c P: B0 X@ Ben
3 E* M" w8 x! B- U) ]' S7 p X9 t: @; D4 ~评分：3分; R, u) x# t& g
1.当走线空间较密，且自身近距离绕线(中心矩<3H)时，对信号而言道路的引导能力变弱。它不愿走到前面的斑马线上，走近路，跨栏杆，我聪明，笑伙伴。造成传输延时变短，还好！被道路旁手持摄像机的高速仿真员发现，被用到学习教育的PPT中，提醒广大画图员注意时序安全。2.同组信号过孔数量使用不一致时，因为一个过孔有5-12ps的延时。3.同组信号不同层走线时，表层走线比内层传输速度快点，内层走线延时变长。且过孔的有效长度和无用长度(Stub)不一致。
" F( ~9 R/ g4 S" N, D, C@ 山水江南4 i) }! v+ W7 _( Z. o. K$ V% B
评分：3分
1 x2 A+ S, S( B& O: O' d绕线间距和小凸起都可能造成等长不等时，速率越快，趋肤效应越明显，间距太小由于寄生参数和电磁特性的影响，可能会造成绕线后的时间更短，或绕小包，实际可能信号传输路径就是直线，也会造成绕线后时间更短。
, J, S" t: {& b4 h' L@ Cyber0 \. x% x1 C4 O( y% h
评分：2分
) F( r- C( H2 g, L$ Z" M* f换层可能会导致等长不等时，同组差分线如果在不同层，由于不同层可能传播速度不一样，可能会导致传播速度不一样
{: b. c6 \) H7 \1 ]; s@ 陈强军2 y4 J8 w' M) u7 m" _ Q
评分：2分1 y& T% m/ e! S3 R+ N; P; s0 V, N
1.像文中提到的pin delay 没打开，或填写不正确会出现
, {, S! L& Q5 ~3 ]! P4 n% z* U2.一组的走线，部分走线用via孔换层，改变参考层，且via孔长度和走线延迟不同，会出现等长不等时，但不会相差很大
' p3 i( i/ E& ]* L5 T@ GFY7 i5 L9 v; Y7 l* x, d; {( w* T
评分：2分
" A4 ~7 G+ @; D: {同一组线绕等长的时候一个在内层绕，一个在表底层绕，因为表底层和内能的传输速率是不一样的，有可能就会出现等成不等时的情况。
) }& I3 m7 ^6 g@ 大羽将至0 c5 N4 ^" F c* X" ?0 e
评分：2分+ O. _2 E' w: T1 k) X3 a* D- G
可以考虑不同层导致的过孔处的延时影响。
6 g9 D+ D! J8 X@ 雨后初晴Cherry
+ o) N# C2 H; V. n; @$ ?评分：2分
; g0 A/ g2 S7 z5 R7 i6 [8 t9 @1、过孔换层带来的等长不等时；! c h3 d/ K# l0 ~$ K1 e
2、蛇形绕线的间距过小，使得传输速度变快；* y4 O2 r3 T& q8 r* k2 _. w6 Y
3、走线跨分割。 % \ Q6 i# v' n& m
@ 练晨蕾
: ?" z* m& a* x6 I6 W8 |评分：3分/ k% u! d7 g1 J9 c0 H: e
首先没有分层等长而是总长度等长，可能会造成不等时，也就是每层的等效Dk不同；其次进行补偿&绕线时也会造成等长不等时，这与绕线&补偿的方式方法有关，往下说就是电磁场在补偿&绕线部分的传播有关；还有就是板上的等长要与连接器或者芯片上的pin delay联合来看，从die到die实现等长，否则只有板级的等长，也不会等时。 . n" i, \9 |: z9 @" p/ ?4 P/ |
@ 张颖$ y1 x/ l8 k0 ]$ ]
评分：3分- B% D3 N2 \5 X! k4 ?# y
实际造成等长却不等时的影响较大的因素有：5 H v! `& F% N5 j: W) Y3 c- v
【1】、同组不同层: ], C! h. s3 d* {% l. c
【2】过密的蛇形绕线, e* H: e/ K2 {9 n* F K4 [- n- G
【3】、跨分割
2 ]& C1 P& u- y" [- p" \【4】、玻纤效应
& d- u3 G% R s# O! O& M3 y【5】、封装长度等。 `3 X# b. C( _; ~# y0 L9 o
@ 龍鳳呈祥
' i/ G( ~0 R' a# J$ R8 }评分：3分7 X! ^% h# B" R; Z
可能导致等长不等时可能是玻纤分布不匀，导致p n走线对应的等效dk值不一样 ) K6 j. j, @6 c+ O* w& k. f1 d4 H6 r
@ Alan' b6 E; _$ ^& t, I" Y
评分：2分
+ T3 o: j4 B" L/ @6 Y软件设置错误，或者板材因素
8 q; ~- K& a G h1 u, ?2 c# ]. H@ 无名有姓! q% K/ D; k: B# n& e9 ^, I; C
评分：2分
$ u! v& m) x5 w' X9 U9 u( Z4 o9 v下列情况可能造成等长却不等时：1、换层过孔数不一致。2、相同层的走线长度不一样。3、参考层不一样。4、绕等长的小波gap太小，小于线宽。
4 H/ a1 h5 [8 c6 `, z: c, ^# `@ 涌4 B% W9 m. l1 F. \+ j5 ^
评分：3分
0 h* A. l8 D' ^8 q1 r! A7 j玻纤效应会造成等长不等时，一般解决办法为多用小角度走线，旋转板材和使用开纤布。 ; V/ |0 T, |! R; H/ T
@ 两处闲愁0 \1 }4 l+ Z- _1 ?8 ^, W
评分：3分
$ d9 l W- `5 N1、同组总线，有换层，但是每层不等长。2、表层的阻抗由于工艺原因难以控制；3、bga扇出线段长度不一致。其他的应该没啥特殊的嘞
4 n6 s% |, K2 K/ Z) d, m( \2 k/ n@ 张广平& {, L/ B7 \/ V1 e3 O$ \3 }
评分：2分& M- U/ Y- g) S0 s
1.绕线间距太小，比如一倍，这样的线还不如不绕
& l: J/ d/ B/ S7 \! Q. u2.pin内偷线( `" l5 l5 Z: s$ ]8 x( \; D8 ]
3.没有同组同层
" S8 m. I8 A+ N" K" r4.没有考虑z轴延时4 R9 T6 [ ~' B3 G$ |
5.文中所说，软件参数设置不对
5 V1 {9 O; E: N7 n- W! D还有跨分割 - Z6 _+ k( L5 y
@ STEVEN
2 U8 }3 A4 m( p$ ~评分：3分
v; I6 Y, j; s$ m等长不一定等时的原因大概有：1,自身抖动都已经比想要等时的误差还大，所以等时的误差被“淹没”在抖动里了2,走线等长，但阻抗，串扰差异大3,芯片内部走线长度差异过大4,从源端到终端的等效寄生电容不一致等
1 Q7 \7 i7 b I6 W@ 欧阳
- [& c2 w- ]1 ?1 R评分：3分1 A! |6 A+ u$ |! G
& {7 Y; N5 r9 s- Z4 O, ]) F
: k4 z) D( C- k3 @8 j# Q$ Y更多精彩留言，请点击左下角原文阅读~: y, i0 i M* H! q$ I
![]() 查看我的积分，回复关键词“2019积分”；( `& m/ {% n9 z, X
看看我能兑换什么礼物，回复关键词“积分商城”；
( b. N1 D! M, l. p8 p
) n. u3 \( k) E% [* n3 ]- U: d, N
5 w6 h/ [. V E; X' Y, j
# K8 C& A" t7 `: I. x
7 }8 b: ~" k0 \( |————你可能错过的往期干货————
/ E: U/ J, S- X4 U
& L) Y. C7 I! w3 S% K![]() 揭开一个等长不等时的“骗局”
' z% F5 Q1 ]9 {![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！- D& ^' }7 `8 `
![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！