|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生
: A+ c! ?; I6 s, [& M2 ~文 | 刘为霞& |3 i7 S, E. P) }5 ^
关于DDR的设计，经历过无数项目历练的攻城狮们，肯定是很得心应手的。对于信号质量方面的改善，相信大家应该已经有自己的独门技巧了。同组同层，容性负载补偿，加上拉电阻等等，总有一款适合你的DDR。但是对于时序方面的控制，理论上只有一个办法——绕等长，速率越高的DDR，等长控制越严格，从±100mil，到±50mil，甚至±10mil。
* u2 D! ~, \. @4 V* @5 h
6 w8 U* t" r# g1 s6 b* W+ x: w; p
% j2 a$ N0 P7 G# T2 B
, }. W4 I6 E* ^1 o8 x本来我们的layout工程师也是在这样一条路上稳步前进。但是最近有个DDR4的项目，绕好了等长，如下图所示，一切都安排的明明白白之后，给SI工程师仿真，只等仿真结果一出来就gerber out，根本不用怀疑，信号质量肯定妥妥的，没问题。
$ |9 c0 i) I% \/ Q![]() 结果，SI工程师没有同意投板，却提出了不合常理的时序要求，如下图所示：
0 d' f$ {2 i' i. _3 g
9 C2 u8 A2 r6 E3 t; f A+ e
( O8 o6 z' y! D' L![]() 3 P" L% g# B. y, l. f0 @
( } H; A- q0 i' e$ O+ ~, \等长要求CS，CKE，ODT这些信号比其余CMD信号每段长120mil，按照这样来算的话，到U1这个位置，长度差就到了600mil。这和设计指导不一样。. {9 Q' \3 t7 i; Z( V; a* W! c
![]() 瞬间感觉自己很委屈，这样的等长到时候地址控制线之间的延时会相差100ps左右，这样时序的margin就会变小，甚至可能跑不到要求的2400Mbps，于是硬气的提出了自己的质疑。
3 w0 j9 R2 A' V3 ^, c( v: L' i" e, S: m( ]# I* Q* X
B5 r% @: v4 V# Y: ?9 M6 j* S
, Y: c5 X. O4 ]6 J" t: ~SI工程师也知道这种情况下，应该和设计人员普及一下关于时序方面的知识，不然后续遇到类似的DDR，不做仿真的话，可能会需要降频运行。于是将U1的仿真结果给设计人员看，蓝色的是CS,ODT,CKE等信号，绿色是其他的CMD信号，从时间上来看，蓝色的比绿色的信号快90ps左右。
' E" Y A: d( m. W* N![]() 这种情况的原因不是因为设计人员的误操作，或者不同层的时序不一致，也不是像上次文章中提到的层叠中的DK设置不一样，而是因为DDR颗粒的选型导致的，如下面图片所示：/ z' T8 t* j+ D5 _4 J
9 F) B5 V2 E7 U$ [$ r
+ v. z! Q5 [6 e5 v" i; g3 @* o8 k: q) L9 ~: T
![]() ![]() 这款SDRAM的CS,CKE,ODT为单DIE结构，但是其他的信号却是双DIE结构，在封装中做T型拓扑，这样意味着双DIE的信号的容性更大一些，那么相应的上升沿会更缓一些，这个是比较好的影响，这样的话，信号质量会比较好，从图中的结果也可以看出来，绿色信号的振铃比较小。另一个影响是容性更大，意味着时延会更慢一些，所以相同等长的情况下，由于颗粒内部拓扑的影响，导致CMD信号会传输的更慢一些，体现在仿真结果中，自然是双DIE信号和单DIE信号会有不一样的上升沿和一定的延时差。
6 o2 v Y+ j8 d* Z& ?& |+ i8 @( b3 F; a9 V/ k
layout工程师恍然大悟，这是因为颗粒内部的结构和常规设计不一样导致，自然不能沿用常规的设计指导，以后遇到这种双DIE的DDR还是需要仿真之后再调整等长，不然可能会出问题。于是很愉快的按照上面的时序意见修改了版本，结果如下，后期客户反馈，DDR2400跑的飞起，一版成功。+ n$ V: W2 g8 a7 |
5 R# @" T% N! ^6 ^' R![]() ![]() 7 o' A. |/ y v+ M9 S5 y
2 p# x$ T( X$ u
5 f; g/ L" K8 ]+ L" h/ Y0 ]
* B3 P% M0 }9 |/ U: {1 r9 q— end —& p+ ?( y! v1 R4 \% K: m1 L
& _7 ~5 F& e# F- k本期提问
: V7 t& |5 ^" G2 T" _8 R+ V* ~5 o% I
大家在DDR设计中，遇到过什么样有意思的等长要求呢？
$ _& H6 \ X" m* K: {8 R, j. s- K* @6 T2 y1 s
! Z: P5 _8 \3 k
转发电子行业技术群送专属记事本1 k; P$ ?/ u5 t* z8 k
0 G6 A8 Q# ~( T- W
' ^2 u4 B; ?& ~2 b1、将此文转发到100人以上的电子行业技术群2个及以上。
$ b! ?$ v, {( \2、截图后台至小编，前10位符合要求的朋友即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）- ?0 N e) m" x; {0 y, x8 s
3、有相同群不计入，以小编收到的截图时间排序为准。
9 M6 ^, `" _, `/ `- L8 b) N4、上周获奖名单如下：
8 R" f$ ^- V5 }! c* ]9 W0 ?厚朴/GFY/Zero/Alan / dcrammstein/EOFOC/山水江南/龍鳳呈祥/徐磊/STEVEN
1 q' a, o1 w" T3 I3 ^ b7 |" }4 h2 a请在后台私信小编，发送：姓名+公司名称+手机+地址+刻字内容（仅限4个字以内）。
* a. F: n) |; j1 |5 `2 A, }$ }5 }& w7 S
, I# ?1 ^6 K2 b4 Q* P
3 s& j, q2 Y; d8 T; E2 ]2 Q![]() 2 U; O& @2 s& D
; S% b+ m9 c, J$ Q- K) o9 y————你可能错过的往期干货————- D0 E5 L1 p5 v/ R; z+ f/ a
8 [7 P0 d! _% d+ z* C
![]() 揭开一个等长不等时的“骗局”
! e7 B1 o7 ^. g; t8 u$ p/ R W8 m![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
2 O+ G4 K( V5 P: U) x3 A
* N$ N& n' _ g& A v' J, W
) ?( U1 b+ K( D2 A. d& u" z回复数字获取往期文章。（向上滑阅览）2 E3 o0 X8 r! V
( m1 f& O0 X& T5 P; U回复36→高速串行之S参数系列
# d# U$ u2 A+ K2 B+ q! Y7 {) m9 H/ A回复35→高速串行之编码系列* h/ J; P4 d( m3 d
回复34→高速串行之S参数-连接器系列
5 y$ R5 E7 {, m9 E2 u$ @! @回复33→高速串行简史系列
5 [) g. q7 z" K" i x4 X2 L9 M回复32→电源系列（下）1 Q# t$ |0 F& ?2 x2 m( |
回复31→电源系列（上）3 u2 K0 o# ^9 Q8 U! i/ H d
回复30→DDR系列（下）% H7 D. u- ]) y
回复29→DDR系列（上）
. O. C% p: t# ~8 g2 m回复28→层叠系列（下）/ ?' Y6 B& M5 ?% Q5 ]( d
回复27→层叠系列（上）
7 H. V& R6 i! k+ D* J9 y回复26→拓扑和端接系列（下）
3 n; Z6 { j) {7 P; s回复25→拓扑和端接系列（上）; h- a; @ I& k7 l
回复24→反射详解系列文章
6 q6 l% S6 F" j8 C4 J回复23→阻抗系列（下）9 d" p& m; [( n$ V1 P$ ]
回复22→阻抗系列（中）+ }" i- x6 {! M; O( I9 D6 B
回复21→阻抗系列（上）
7 P) I8 x$ Q- J/ A+ d m3 S回复20→绕线与时序
' u4 g8 l& \( M' E! T5 @: ^# ~回复19→SERDES与CDR系列1 `2 @& ^3 n" f: }# K- f
回复18→既等长，为何不等时系列
0 ~% t! ?: E( o+ z' P! a回复17→cadence等长处理&规则设置+ w/ O0 x# ^( r( Z0 ]; }' F
回复16→DDR时序学习笔记系列6 ~- L" [' Q" u
回复15→串行系列
, \2 k/ \& Z( \+ N2 x回复14→DDR信号完整性仿真介绍系列
$ l7 r9 O' C0 k6 t2 a回复13→PCB设计技巧分享一二1 U+ t9 M' Y$ a! A
回复12→高速设计三座大山
- S2 ^9 L8 h& [8 o& f# A& w& P回复11→PCB设计十大误区-绕不完的等长系列; z5 ^' Q+ b# s {2 C, q, \# C) D
回复10→PCB设计十大误区三! r9 n3 T( {- _0 ^6 S
回复09→DDRX系列5 \. a; V0 k9 V
回复08→高速串行系列
9 H# p( v3 | u" y- }回复07→设计先生之回流设计系列
6 K! f8 E4 V1 O7 Q回复06→略谈Allegro Pcb Design 小技巧" G( h, e6 _/ m1 U' p9 J3 _
回复05→PCB设计十大误区一二 ^# A, N; w( `/ _& Y
回复04→微带线系列, F, F. _6 a' a0 q
回复03→抽丝剥茧系列: G5 U* w9 ^, l, H: D, V, E' F* E
回复02→串扰探秘系列. c, ?, x5 z1 J. {1 |6 @3 ~
回复01→案例分享系列
( j/ \ a3 w4 D- T! m![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！