|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生! R' L( G' L9 @/ T6 f
文 | 刘丽娟
( }- h& H# J2 p/ Y关于测试，分板级测试和芯片测试，板级测试又分无源测试，有源测试。板级测试的目的是验证在当前特定的这块PCB上，板材、拓扑结构、走线长度等等都已固化的情况下，信号质量如何。芯片测试的目的是验证这款芯片，它的各项性能最好能到什么程度、最薄弱的环节又在哪。因为芯片测试的仪器是误码仪，跟板级测试的手段、目的都不相同，所以今天我们先讲讲板级测试中的有源测试，芯片测试放到下次再讲。, w, T* c" B2 U) s8 i
+ o! c" `4 u$ ?; g* n: ~+ \% ]& y* a" Z" _
上周关于测试的留言中点赞人数最多的问题是：“请讲解一下测试的具体步骤、需要测试哪些参数、如何看懂波形及如何从波形上判断信号质量。”这个问题看似寥寥两行，其实是个范围非常大的问题。
! E2 G& f; `2 X
1 O! c* k( O$ ]3 d4 z8 Z: `- U5 T$ k% U! U
首先不同的信号有不同的测试方法：比如接口测试，那首先你得有个test fixture，将板子上的信号引到fixture上，然后用SMA cable或者probe进行测试，典型的有HDMI、USB、PCIE、网口等，如果你是板内信号测试，那你就在板上的测试点上用probe进行点测。4 ?% P6 [* o3 \0 z! |7 e# l& _2 O, d
* o% R% @8 R) J9 e- U
9 J( j. Y; W* k1 C' ]$ v) V& u0 G7 N其次，不同的信号需要测试的参数不同：. l9 s& D/ L4 L$ P. u3 z: D! c
1 K+ {4 Y7 }$ o" g
4 h- j5 Y; J1 Z% N7 i- P有的要测skew，对间对内的skew都要测，典型就是各种显示接口，比如HDMI；
* e0 z# K5 J* v0 _; X) `4 \* z; m0 e$ A3 E' [
) r, I# g& ]# }* u4 B
有的要测波形、时序，像需要参考外部时钟采样的信号基本都要测，比如I2C、DDR等，其中像I2C这种菊花链结构信号，总线上会挂多个device，每个device有自己唯一的地址代码，所以要根据地址代码把每个device都测到；
- B; ^' S- V0 ?; i) h5 s7 z: G0 P8 c+ J; x+ \3 `
. O/ H4 r* }0 E1 w
有的只要测眼图即可，内嵌时钟信号的serdes信号都属于这种，比如PCIE；- h8 w3 F4 R/ u9 U9 }
! [. h' P% a/ X& X/ z8 ^# V: a+ ?$ T0 s# d F: l B3 [
有的要测板子工作时的极限情况，比如所有设备都插上同时工作时的电压跌落、插拔动作造成的浪涌，典型的就是USB；2 L: L6 W# [5 y6 T$ N# ^3 L ]" u
1 V5 ^- b: q) h* N* q( c) W5 V
; o3 W* n& c7 m- S3 a有的要测试晶振出来时钟信号的频率及偏差，此时不能示波器测，要用频率计测（由于频率计的操作实在是太简单了，就不展开讲了）；
3 w% K' T p, x8 ?; O9 G0 @3 V
! a u( K m8 G2 Q2 I8 T; D
0 T3 V$ x( l1 n( R+ }1 f) c: Z% D( y前面列举的“有的……有的”都是针对信号，电源除了要分别测轻载、重载时的电源压降、纹波噪声，有时还要测power on、power off的时序。
5 L" _$ ]' g8 B, `! W! X0 z. a
0 \9 y' h- Y8 N6 Y) |- E
! A j z# C3 [& O, p' {下面我们从设计阶段简单介绍测试的过程。0 E1 I) {; X9 H
% V9 w2 [2 D; F# a) `5 B- u# {
, k6 M& W- T. d/ ^7 i9 W2 u首先在设计时要考虑到这根信号是否有测试的需求，通常这个DFT（Design For Test）检查会放在设计基本完成时做。如果有测试需求，检查在RX BGA端附近有没有过孔或AC耦合电容，有就不需要再额外添加测试点，以避免引入多余的东西：一个开窗的圆形焊盘，肯定比你的走线要宽得多，这对于信号来说会额外增加一个阻抗不连续点。如果芯片直接表层出线且在芯片BGA 焊盘500mil以内都没有“天然的”测试点，那就需要人工额外加测试点了，测试点的要求是：位置加在500mil以内，越近越好，圆形测试点的直径越小越好，一般20mil。
; w2 F6 t3 i' k6 W
8 P; G( Q: T! ]- b. j) `1 V+ s
PCB做好后，板厂会用TDR做基本的阻抗测试，但板厂做的是阻抗条测试，不是你板上真正的链路。所以一般你会拿到一两片光板，方便你自己做板内链路的阻抗测试。7 a/ G! h, w0 T0 f% g# x
/ u: R4 E4 ?: w0 I3 f8 K9 G# `& ^# u2 M
; W" W' m1 \ T: e# b等PCBA后，板子上电正常的才会拿去做SI测试，不要问什么……没有电哪来的信号。
/ _! X: s7 U* c
( T; V6 J2 P- p( |6 B: B* v3 X2 |- p7 r) U
下面以一个DDR4-2400的地址信号测试为例简单介绍测试过程：先选一台带宽≥6GHz的示波器，加一根单端探棒、一根差分探棒；挑选最近、最远两个颗粒；单端、差分探棒分别点在颗粒端的地址、时钟信号上，如果你有芯片公司提供的tool也行，不然就得老老实实焊接进行探测了；然后调整触发电平使信号稳定的显示在屏幕上。
5 C0 n) N# l5 n) j$ J![]() 结果发现最近的颗粒上在400mV~500mV间地址信号存在明显的回沟。功能测试也发现DDR4信号有误码，甚至都不能初始化。
/ e: e7 g6 y+ Q9 `6 E![]() 作为仿真工程师，就喜欢做一下仿测拟合确认问题，万一是因为测试点的原因呢，毕竟测试点和芯片die还有一段距离呢（就算测试点就在pin上，pin到die还有一段封装长度），而且之前也常遇到测试点上波形不行，但是die上波形好好的情况。所以把测试数据保存成.csv格式文档，做了一下仿测拟合，测试点上的波形和测试结果拟合上后，去看第一个颗粒所有地址信号在die上的眼图……咦~~~确实有问题哦，绝大部分的地址信号的回勾都压到VIH/VIL电平了。
; H* _+ Q, r* _+ A7 Z7 }
! }9 K6 b! A0 A( z) ~
5 k8 `5 m( \' b5 F* c; z+ ^8 Z) ~' z
8 ^) k; i- }. R$ i/ e5 G7 b) U8 Y& b![]()
" M2 `' D; g2 m6 }
$ x3 V' j# M2 b5 l \![]() 我们知道这个回沟是由于颗粒感受到的阻抗不匹配造成的，因为DDR的地址信号大多数情况下都是一拖多的结构，每一个颗粒处在链路的不同位置，所以多重反射后每个颗粒感受的阻抗也是不一样的。为此，我们调整了走线以使减弱阻抗不匹配的反射程度，调整后颗粒die上所有的地址信号回沟都远离了VIL/VIH。
0 C% x. q: `6 W$ {& r9 ~
$ T, M' t3 s0 g4 r9 x3 V; r+ b![]() 上面只是以地址信号的波形质量为例，当然还有其它参数要测，只是操作方法大同小异，就不一一列举了，不然就成SOP了。0 Q# {) o1 b1 n2 j6 W# E/ \- |
% A s/ x& y6 z# D& m
$ @% M! j$ M! [9 Q5 k) } O6 g: O* M! Z/ N5 w2 d5 G
鉴于有些同学问的问题比较杂散，不太好穿插在文章里讲，只好单独给你们翻牌子了~~今天只能翻三位，不能更多啦~~
* k/ N( R# j. z( f3 E6 d
$ j8 H- x2 m0 W" q: |/ i" S3 w, Y5 @
“wifi等信号如何测试阻抗，测试走线的起点和终点分别在哪？”
9 L8 S1 S4 [ _3 ]0 B% A* ?3 V7 l( P/ s
; B, ?! n8 R/ E/ n% `, o——阻抗测试不需要分起点和终点，从哪头测都行，哪头有测试点就在哪头测，但是通常情况下，像WiFi这种天线信号，只有芯片这边是有测试点的（信号pin开窗，同时有地pin），同时像WiFi这种天线信号测试，更通用的测试不是测阻抗，而是用矢网测驻波比。
! v6 b; j2 t% i# z! N “网络分析仪怎么测阻抗？”9 y- u4 \+ S2 ]/ T) d9 b$ {3 A
( N) `+ Q) q6 t. O
: ?7 t7 n0 E, L% V1 ?/ C m! M! u0 B——网分是频域的仪器，但时域和频域之间可以通过傅里叶变换/逆傅里叶变换的数学运算来实现互换，所以只要在网分上安装了TDR控件，仪器就能将频域的S参数通过数学运算转成时域的阻抗，并显示在屏幕。同理如果你用时域的TDR测出了TDT，也可以显示出S参数。- B4 c1 P& D4 @) f2 ]& z% y
+ g, b7 O8 Z% j5 d
0 X& ^5 t+ v0 ~6 y* M) ]! @; d( |“高速连接器如何测试？”& t5 N1 J0 p5 p8 r$ _) t3 ~! V
0 Z, U R% B: n I% K# n* z# o# K
——首先你得做套fixture：公头母头各一块，再加TRL校准板一块（或者买软件去嵌也可）；然后你得有台矢网哦~~
% O1 Q4 q* N$ u4 F F, |
/ ?& G& d4 _$ i3 j% r4 m% |3 x) E
2 P1 _ {4 h- L— end —' H' d/ `/ A# G) }7 w2 P/ S% S
0 O( I* H( L3 L
本期提问' j* u+ m9 @- r6 u
* A6 D5 J/ w7 a9 d% _# ^ b
板级无源的性能最终是以有源结果作为定论，但板级有源示波器测试会有局限性，你遇到了哪些？0 G4 _" q& r0 s1 ^& W
( s1 [! q8 A! u N( f8 V' h
$ g, ?# p+ t7 H( m# V ]$ l7 Z
" m$ R& v- j/ b% a/ R" J
* X# S* C1 C4 c( k+ T分享转发此文送专属记事本
# Y* |; [' F5 V
/ o2 H1 I5 k2 j! F) H
' B0 {/ d7 e, y8 V4 F1、将此文转发到行业微信群或者朋友圈，选其一即可。' m( `' N# G; r% q0 ~. }
2、截图后台至小编，即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）。4 E6 p* t$ `# A) r* X+ V: ?
3、截图后，再次发送：姓名+公司名称+手机+地址+刻字内容（仅限3个中文字以内）。
7 I+ b' }% }* w. r Z4、本次活动有效期即日起至7月23日。
: D: g7 |0 I' f/ ?% M$ o% H5、前200名有效，机会大大的有，笔记本福利的最后一波。
9 I, F9 ~; T1 J, N9 \7 ?![]()
" T. w$ p2 x6 b8 ^0 H0 P! @1 o" R- E& l
/ S1 p5 h& P8 p1 V
8 p3 N4 Y2 M2 j- l" V7 x& E1 {; O————你可能错过的往期干货————
6 V/ x B. y$ F: T* v' ~# Q2 |8 ^$ \1 _- B
没有测试的人生不完美
0 z+ W& ~7 Z$ Z3 W, I$ `![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！6 i- z/ s2 F( @& P& Z! @
; u3 y( T5 j" n& N$ ~( }
! N$ O9 u8 o) y" c回复数字获取往期文章。（向上滑阅览）
" E: z# A9 f9 w' _5 e% g* }/ S1 A; x. K5 c1 V6 T4 E R [. M
回复36→高速串行之S参数系列0 y- h7 y+ L9 J: t6 G6 t' |
回复35→高速串行之编码系列
- b1 x: | e% S2 e1 N6 Z回复34→高速串行之S参数-连接器系列: ~, T4 D6 m4 v* w1 ]+ A) l( K
回复33→高速串行简史系列
$ i! W% ]* F+ u0 i回复32→电源系列（下）4 d% g/ H9 Y+ ]" b$ ~( _" r! t
回复31→电源系列（上）* B s/ g7 p+ Q* R9 p8 d: i
回复30→DDR系列（下）4 Z7 v( |. i( V9 V* R( e$ @, M; u0 j
回复29→DDR系列（上）
6 ]3 |: t7 a" U7 ^回复28→层叠系列（下）3 {' }0 I$ |& Z6 q" t
回复27→层叠系列（上）! [2 M# h! e& n s3 K
回复26→拓扑和端接系列（下）
) }/ P8 F [' W) B8 J2 e( g+ M回复25→拓扑和端接系列（上）+ ~% f! j( |- Z8 W/ |0 h
回复24→反射详解系列文章
9 z# N! f3 q7 a! @/ |3 J; z回复23→阻抗系列（下）% u a) f% [7 t4 i+ Q
回复22→阻抗系列（中）2 X* p* C n$ C! z9 @2 ^
回复21→阻抗系列（上）. ]/ F$ q' Y9 J5 ]! s
回复20→绕线与时序
/ L! Y) C" b& l/ k0 {回复19→SERDES与CDR系列. I& S9 y3 ?8 X4 K
回复18→既等长，为何不等时系列
3 C+ B" K* I q回复17→cadence等长处理&规则设置7 v! ]) ^0 C7 j% Q2 r
回复16→DDR时序学习笔记系列0 D9 x) }: J; }: U# ]( {0 J
回复15→串行系列1 z: H h9 z. c+ `9 Q
回复14→DDR信号完整性仿真介绍系列
4 Q% e4 \" {2 ^. \回复13→PCB设计技巧分享一二
/ |5 C9 ?. F- L1 i回复12→高速设计三座大山
- p8 [" t' A& Q回复11→PCB设计十大误区-绕不完的等长系列
: p: l8 H4 F9 o; d回复10→PCB设计十大误区三8 W' |. i) I; M0 M- I( H
回复09→DDRX系列! E. z; U U# ]( s8 w* U
回复08→高速串行系列# w7 z# F. g0 \( e- ]6 X! Z
回复07→设计先生之回流设计系列6 |9 D9 |' t0 O/ Z+ A! N" M
回复06→略谈Allegro Pcb Design 小技巧: g' x" k$ E3 w o
回复05→PCB设计十大误区一二$ W8 W/ O' E* Y2 v" k+ u4 F" A# w6 p
回复04→微带线系列! y9 X. y/ V& d" D6 W$ }
回复03→抽丝剥茧系列
2 u$ ~( o1 D% y7 g回复02→串扰探秘系列
( Q* X. j4 t3 t. l回复01→案例分享系列
% y+ w; M% C8 K u7 T![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！