|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
上期话题' a+ B8 |: f+ @
漫谈板级有源测试: f- M5 j- X, S6 b) C6 h8 z; U
【文：刘丽娟】* n' w( y2 _# B6 F) z( T' C
, W! R9 j+ [& ^% Q4 Q. ?（戳标题，即可查看上期文章回顾）' c. Q8 u) _" j- R) G) _+ r' b
问答板级无源的性能最终是以有源结果作为定论，但板级有源示波器测试会有局限性，你遇到了哪些？# M( _4 K, f# ?' X+ {7 z4 m
板级示波器测试的局限性，我们排除探棒带宽，甚至寄生电容/电阻不同导致信号幅度不同的情况。6 g Q# l0 z; B2 b. Y
0 p; M3 ^1 N6 |9 v/ t) ]0 U J# A! s. g- o
除了大家提到的由于布线空间、结构件的限制导致无法将测试点就近放到接收端，对于并行信号，就导致测试点的波形有可能跟芯片真正接收到波形差异比较大。
5 N& l" A9 N8 o: z9 m' w$ v
1 R* A. X! U! r# Q) Z8 T' N/ D
7 e: \! r2 Y6 M- n- D3 f/ W- R7 P另一个问题是对于serdes信号，点测到的眼图是未经实际芯片内部CDR、均衡后的真正眼图。可能出现点测的眼图是闭合的，但实际功能测试/可靠性测试时一点问题都没有。此时一般不用示波器测了，而是通过串口用芯片自带的tool查看均衡后的误码率轮廓眼图。& U2 `1 q! ]- O3 @5 L2 y( Z
示波器的存储深度，及是否四通道全带宽的限制也比较明显，对于小概率事件，会直接影响到你是否能捕捉得到。% O: R3 Q: s8 s, q7 N) V
) ]) R- u2 F. q3 s$ Z0 s
, }; a8 i m1 c; U4 Z1 @* q" [6 B（以下内容选自部分网友答题）
7 l1 Z; i* _5 g- X& s1.测试点的限制。因探针接触和量产方便的原因，测试点有形状大小、到其它元素距离的要求，限制了它在空间较密的芯片区域放置。在远离芯片的走线区域可以放置，但距离信号的发送端或接收端较远，引入了Stub的阻抗不连续。2.有的板测试时通过夹具与探针，或连接器来引出信号，增加链路距离，容易带入噪声，造成信号幅度衰减，时序采样抖动。 3 B: K7 Q3 {* l: I1 X* f. c
@ 山水江南
( l0 G8 C! Z3 g评分：3分
5 t& h5 X: ?1 A4 ?- B4 w! \, H4 m# o【1】、如果示波器探头的带宽不够，示波器的带宽再高也是无用，这是个瓶颈效应。（通常会在探头上会写明多少MHz）
9 A' {6 X% N! k& y R1 @( l7 G【2】、示波器探头在使用时，必须保证地线夹子可靠的接了地（被测系统的地，非真正的大地），否则，就会看到一个很大的50Hz的信号，这是因为示波器的地线没连好，而感应到空间中的50Hz工频市电而产生的。这一点需要注意。
) } y. q w: B) d5 _* v) B+ E【3】、示波器的探头寿命不好说，取决于使用环境和方法。示波器的探头有非常多的种类，不同的性能，比如高压，差分，有源高速探头等等，价格也相差很大，此外有的有源探头和电流探头需要进行零点漂移调整。
3 U% }" g" J$ V* u. z【4】、示波器探头在使用之前应该先对其阻抗匹配部分进行调节。如果阻抗不匹配的话，测量到的波形将会变形。
# Z$ g$ i& K2 Y6 Y@ 龍鳳呈祥
% j1 }0 b7 j; Q" \/ O' i评分：3分* D! Y1 B) h1 b! S9 b. i
我司引入某品牌的ddr3，需要供应商做SI测试，供应商好像是把我们的板上的DDR取下，换上他们的，带走测试点的，有载板的DDR。进行SI测试。他们说这样很准。不知道是不是真的，咱也不敢问
$ w$ F. g5 n* y3 s/ _/ B@ 欧阳
% w$ M. `5 b& X! H- C评分：3分+ m8 q7 q0 ^+ D: k& ^
某TI解串芯片，号称可以将高速串行信号进行均衡之后，从另外两个引脚输出，然后用示波器去测量，就可以得到信号均衡后的波形。不知道这个准不准
0 _, w! @2 D, a! N0 `! Y@ Ben
6 ~( q0 L1 ]# N) [$ E评分：3分
* f. L& l/ |% X* P您所提到的调整走线以减小阻抗不匹配的程度，主要是调整不同segment的线宽么？我之前有遇到是线宽和线长都调节的情况，从仿真结果看，调整不同segment的长度，回钩会有改善，但我没太懂调整线长如何起的作用，请问你有遇到么，能具体分享一下么？
) R. X5 z' K$ L) e0 y' N* Q8 y, u9 P@ Lily9 _: K' d( w9 H+ A" H, u
评分：2分) X {2 ~+ Y- e# u
动态范围小。
. n! R; D" g3 n' q1 l C5 ~@ 涌+ p2 k( Q& @/ j e# C2 t
评分：2分) x- p9 R/ j" o5 X# r$ y2 ?
示波器同时查看多个连续低占空比脉冲就要提高采集时间窗口，让它们落在有限的存储器内，大多数时候只能降低采样率达到，而这直接导致时间测试精度下降。; } h8 \" Z) U% X
@ Vincent9 U: G$ t0 |( k" m. n& K3 E+ T+ \: K
评分：3分: N$ t7 j! r4 Y% U, ?2 G
板级有源测试可能受限于探头的带宽，动态，测试点的阻抗匹配，测试点的接地等。这些测试引入的误差都有可能影响你的判断。
4 E' b! [3 k" ^@ 杆
2 d$ J. |0 N! E# U4 v% ~& L评分：2分
1 l5 f: g# { Z3 s: x+ T% \6 X1，示波器贷带宽的限制，包括探头2. 测试点可能会引入stub造成测试误差3.示波器的夹子测试环路引入外接干扰 9 y1 v; u v o
@ moody2 a2 K5 V7 S* | a
评分：2分2 `& k* S. D, C U; S; `$ c- `
1，对于测试点选择要求高，尤其越高速越是严格，否则测试结果无意义，除非有完美的去嵌。
* K) m7 T1 o$ P# r! D2，高速串行总线，如PCIE3.0等，接收端都有内部均衡，而示波器虽有但不完全一致，导致示波器的结果与实际有偏差
/ }. e! T) }( u% Q4 h3，需要定制特定的夹具，才能更好测量，成本高。
* E B/ I# l0 o4 I% _4，带宽不够、采样率导致的细节丢失，采样深度大而处理速度非常慢。
" C |' U# Y, ^5，死区的存在，导致抓取小概率的信号异常要对信号非常了解，合理设定才能较快捕获。4 v! I5 O: K9 i; U. i
6，对信号带宽与之带宽有几倍关系要求，否则测试结果会有偏差大，可测试信号范围有限。
2 P" {5 r7 K7 z@ hk" E( p% G3 ]2 ?: D
评分：3分 ?' } C! R8 W3 O1 O: L
评分：3分
) Y" _" _; Q3 Y! s( m5 x更多精彩留言，请点击左下角原文阅读~. I1 E' R% D ?7 @9 t, U9 h
![]() 查看我的积分，回复关键词“2019积分”；
6 Q& b. X, I! V$ u0 R8 q0 ^看看我能兑换什么礼物，回复关键词“积分商城”；
* i1 P. f% |* |% g3 Z: f2 @% I2 f6 L0 f( ?2 z9 n5 p ]4 t
! [ m0 a- _# Q( i$ {% i$ }* ~
. c* R4 S3 d8 m0 ?5 M. Z2 P# Y7 m j1 s, J; o6 h, }
————你可能错过的往期干货————
% s# d, j$ X0 f0 G: s2 q2 Z- B% d# ]% @& Z% V
![]() 漫谈板级有源测试
: l% L8 j1 t5 I6 B6 D5 i![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
* V; K7 ]; S x
h% h% k' X- v+ K2 _! N. I
5 |! K- _8 {6 b& H* j& k6 n( _![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！