|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
![]() " p" V( u I9 z8 R. T5 E7 C
' C& m5 f, H) F0 r) k7 m3 m& Q* @0 Q* r- B! S# q* L
2 w* L6 z5 q5 }% t% H, \
SiP设计比板级方法的互连长度更短。互连线的缩短一方面可使电路性能得到改善(降低互连损耗、减少延迟和寄生效应)；另一方面可能增大互连线-互连线、元件-元件以及任何“相邻”元件之间的耦合/串扰。对于板级应用来说这些相互作用不存在问题，因为板级封装中部件/元件排列的相对较远。$ V# P5 j- |3 j6 W4 G( t0 _0 @
, E5 _1 F( R" S: a& B& S8 g. n5 O8 N
在通过芯片叠层结构实现数个IC垂直安装的3D封装中，RF SiP应用还要考虑不同芯片之间的串扰。带有电磁屏蔽(EMI)功能的功率放大器通常进行单独封装以保证良好的隔离性。一般情况下不把它们集成在SiP中，本文对此不做讨论。在后文中，我们将着重讨论SiP产品中常见的问题。
) n6 A) p% E: o; I. v) I( Z
8 t, p+ B3 P1 n4 J1 x0 k+ U, F
- m; e" v3 S3 J" M3 d! H& \2SMD电容的焊盘和互连线效应
* u2 x" t# i. s. b+ }7 c8 X- R; R7 ?8 k+ X! @7 s9 h
( c/ Y) K" _- G4 j& Y
& D# U" K9 N8 {6 z- ]8 N, ~; ^ w0 i虽然01005 SMD电容已面市一段时间，但是因为元件价格和组装成本较高，并没有成为RF SiP的普遍选择。我们对带有焊盘分布和互连线的0201 SMD电容进行了研究。' ]. A5 U4 ~3 |# b- Q% x* U& p# D
! P& X/ c. Q' \2 W, w! l
. A9 Q! w: Y6 x5 @& r
1 f( M0 k( Z/ |% y. W- Q8 \! Y
我们可以从不同SMD销售商那里获得0201电容的S参数，RF SiP设计师可以从销售商的产品目录中选择所需的SMD电容(例如10pF)。此外，供应商还提供SMD元件的低频(接近DC)电容值。由于存在寄生效应，不同频率下获得的等效电容与接近DC频率下获得的电容不同。因此RF SiP设计师必须对电容能否满足其应用频段(如2.4GHz)进行检测。最好的检测方式是把销售商提供的S参数值用于系统级模拟过程，从而对其进行鉴定。$ f7 _% [9 @' L2 \
4 q( v y* O m
# \. r0 g+ G/ V( B: A9 E! |. l电路原理图和与其相对应的实际电路之间的主要差异在于，实际电路/布线中表示出了连接和支撑SMD的互连和焊盘(附加部分)。在RF频率下(如2.5GHz)，这些附加部分可能对电容产生“失调”作用，这种作用不容忽视。图2给出了这种现象的实例。0201元件的焊盘位于顶层(M1)，它比本征0201占用面积稍大，从而保证较高的组装成品率。第二层(M2)通常为固体接地平面层，M1和M2之间是介质层，其厚度值具有一定的范围要求。当介质层厚度从150.0μm向100.0μm和60.0μm转变时，焊盘电容从77.8fF向90.6fF和113.0fF转变。如果把这些焊盘用于1.0pF SMD电容，包括焊盘电容在内的整体电容值将增大11.3%(使用60.0μm介质)，这个增大后的电容足以对RF电路的功能起到微调作用。# W8 F, v; ]. @4 K+ A
* r2 ~+ x- W/ u, w
! v7 g0 z- [! E. A![]()
4 y8 j" {/ L+ k- Q5 v
. O$ H( l/ T) ]+ Z1 H
8 [% u) s" U, _! P$ L, p; L2 A0 {, x# {' o2 ~; _6 X9 ~" \% n& M
互连线的长度对BBIC封装或大多数低频应用来说不会产生明显的影响，但对RF应用影响较大，在RF SiP设计中需要对此重点加以考虑。在电磁(EM)模拟过程中应关注互连线(长度和宽度)的电效应。但是对于SiP产品来说，由于使用了大量的焊盘和互连线，在进行整体封装模拟时，所有焊盘都被当作总端口。这种多端口模拟通常需要大量内存，并需要长时间才能完成。
0 a- Q! @0 v f0 [
- Q1 S% K5 i* P' m8 e& F2 S
7 ]5 p$ b' `3 c3 ~图3是RF频段下单个SMD焊盘的互连线长度对电容影响的简单实例。在这种情况下，3.0pF SMD电容的一个电极连接在M2层上，形成接地电容。100.0μm宽的互连线与另一个电极连接在一起。
. y5 Y3 }, I2 F* Q$ b* b: j: Y- o2 ?0 t2 A1 I3 U- w4 Q3 T
8 g& U8 l! f2 A/ w6 B6 }
在2.5GHz频段下，1.0mm长的互连线可使SMD电容器的等效电容增长到4.9pF(增大了63%)。当然，互连线越短，等效电容与本征电容(3.0pF)的值就越接近。然而，通常使用长互连线连接SMD元件是不可避免的。在这种情况下，考虑互连线对电容的影响就显得异常重要(有时把这种方法称为对电容的微调)，否则SiP将无法正常工作。: {- a# |0 A0 \7 I" M) C f1 \
& ~3 Z; ?- k! v8 t3 ?, Z& l
2 X9 s$ g. h7 l; u$ }" C![]()
4 `: I$ }$ L) M! K+ k/ C
7 N' }# Z8 k. T' a# i& P5 [; d; l9 ^* A+ f& [0 g( h5 H
5 _* C4 ]9 P3 [- A; v除互连线长度之外，互连线的宽度也会对RF电容产生影响。在衬底的制作过程中，线宽通常会发生变化(举例来说，与设计宽度相比，实际线宽的变化范围为±10.0μm～±15.0μm)。如图4所示，如果设计的互连线为1.0mm长，60.0μm宽，实际却达到40.0μm宽，在2.5GHz下等效电容变化将达到5.3% (以3.0pF接地SMD电容为例)。如果把这种SMD电容用于滤波器中，对于RF应用来说，电容值5.3%的变化将导致约2.7%的频移。我们必须对RF应用中含有SMD电容的RF SiP模块的衬底制造容差进行细致研究。; x9 {! Z& a/ Y9 W. ]9 E0 w
; R$ S& c4 D! `7 z4 R* K: L# m4 J& r7 z: a* N. L
![]() 7 g( @$ ?6 l2 V. q7 [" L1 X
$ U; e. S4 W- K( D& `/ L' m7 M
% u8 F, n! d3 F- M7 m% @4 i2 k* T1 G
3具有互连线容差的阻抗特性和引线键合电感$ Z5 z- w. n# Q9 A: w( R/ x" P, ]
' m! g( L* C$ Y$ F; R
! F' |+ l% l6 i+ B4 e4 P# X: o
在RF SiP中，RF沟道中通常要使用差分方式。大多数收发机和LNA采用差分输入/输出信号模式，从而获得更好的噪声抑制特性。由于需要额外的空间，以保证特定互连线的宽度和间隔，并保持互连线与接地屏蔽/平面之间的距离，因此在封装产品中这些平行互连线的排列技术极具挑战性。线宽/间隔容差对差分对的阻抗特性具有极大的影响。如果不能很好地控制这一容差，结果仍将显示出差分信号特性，但回程损耗和插入损耗将极大地增大，从而不再具有良好的匹配特性。
9 v: \7 b+ c- y5 q l. ^' m4 W
/ L; J% [3 c' t8 h/ {/ e( V
5 |# X( c; L1 M" ]
8 f* o2 Y8 C& h5 }图5显示了键合引线电感是如何影响差分对连线的插入损耗的。在实例中，100.0Ω差分对的长度为2.0mm。假设差分对的一端使用引线键合方式与RFIC连接，并把直接与引线长度相关的电感(L)设为可变值。正像回程损耗曲线图表示的那样，加上引线键合电感可使差分对偏离100.0Ω这一匹配条件，结果使插入损耗增大。
" C% H7 w6 G5 J" n5 ?) c
4 j/ d2 }7 G( w1 h( ]+ ^' D$ e& x E* q. _
在5.0GHz下，0.5nH、1.0nH和1.5nH引线电感的插入损耗分别为0.2dB、0.5dB和1.2dB。即使达到极高的频率，叠层上的差分对本身仍具有良好的阻抗匹配特性。这一点也在图5(L=0nH的情况下)中表示出来，回程损耗在频率高达10.0GHz时保持良好，这表明100.0Ω差分对本身具有良好的匹配和低损耗特性。显然，在高频RFIC应用中，引线键合损耗成为显著的问题。为了克服这一阻抗失配问题，RFIC和封装设计师应协同工作，寻找与特定芯片阻抗相匹配的封装形式。这样可能出现非标准差分对设计，但是该设计将与引线键合芯片非常匹配。
0 I9 o1 j2 a; l$ A& u. z; C) l9 D6 K+ \& E* Y# B" m
' ~& }. N$ ] n9 ?. G7 r![]()
; ~7 i9 P0 E' e! F
* f) o, v3 ]4 d. C3 d; v
& d( t% T4 u! B& Q3 w5 g
对于高频RF封装来说，倒装芯片解决方案可实现最小的互连电感，从而获得期望的优良性能(低损耗、良好匹配)。但是用于引线键合结构中的RFIC设计不能直接用于倒装芯片产品，即使使用了RDL(重新分布层)也是如此，主要是因为RFIC中的电感在倒装芯片结构中所处的环境条件与引线键合结构中截然不同。9 l9 ]8 j3 n2 u" ?
& k1 L2 K. x4 |4 U- \
8 x4 P9 i6 u: I
4BBIC和RFIC主时钟线之间的串扰
$ w: E+ e! E- u# x% X8 e2 h3 w' f$ E4 b- ]$ N8 f
8 M* f4 J2 {* u5 C
把BBIC和RFIC封装在单个封装系统（SiP）中时，BBIC和RFIC信号可能出现相互干扰。根据傅立叶分析法，BBIC（假如在20.0MHz或40.0MHz时钟速度下）中的主时钟信号线将产生高频信号作用。以40.0MHz时钟速率为例，其傅立叶级数到第60位时的频率为60×40=2400MHz，符合WiFi RFIC（2.4GHz-2.5GHz）通带的范围。由于主时钟线路通常与BBIC中几个电路元件相连接以获得功能性，因此靠近RF电路的可能性很大。在这种情况下，RF电路可能成为主时钟信号的受害者，而产生于时钟线的耦合信号将变成噪声，不仅可能增大RF电路的噪声系数，还可能降低RF电路的选择性。
0 h* x/ F/ n7 A
$ K7 M% D4 G7 P9 }+ ?& T2 a8 T& T4 I; W, l. t& ?7 F! E
( R s! {4 H. j! W为了对主时钟线和RF元件之间的相互作用进行分析，把压控振荡器 (VCO)中使用的RF电感(6.0nH)放置在穿通多层衬底的时钟互连线附近（图6）。我们在这个研究中使用的互连线长为2.0mm。当VCO电感和互连线之间的横向距离(d)大于0.5mm时，产生的耦合信号将小于-80.0dB。耦合信号的实际要求由SiP系统级电设计决定。
' F+ A% ^5 w7 @4 I$ D5 s
2 j+ i: G* R! X6 j/ }) a
' a& t3 I& l. g7 s" w' s+ x![]() 5 H) ], a( D$ ~' K0 s
; U+ T+ o. c5 j, c: g% K
5 N# G9 `8 K, a8 L( a0 I$ C
53D叠层芯片解决方案中主时钟线与RFIC之间的串扰
O/ t# E: P: T( U& w# ?* |" F. G ^0 X; m% J
0 u5 b5 e: i2 d( `& g
使用叠层芯片法可以缩小封装的整体面积，这种方法已广泛应用于几种复合器件封装中：存储器与控制器、存储器与DSP以及其它数字应用。这种方法可以用于RF SiP封装中吗？在回答这个问题之前，我们应先了解RFIC的特殊性。
* V% h5 Z% @1 u+ ]" n& C& T
. n8 \# q) z# }
& I; v$ |$ _2 M% G) r
# w' m4 V- V( a' N! h! F7 m3 jRF电路对任何邻近的东西都非常敏感。正如我们了解的那样，附近的接地面或互连线都会影响RF电感值，从而影响RFIC的特性。在某种程度上，RF电路通常成为其它邻近元件的受害者。- n. O4 z2 k F: d$ T, _+ w$ A
3 g+ F' q" L( V
& W" C& \6 N/ X: W, Z5 e举例来说，在叠层芯片结构中如果只使用BBIC和RFIC，它们之间的垂直距离只是BBIC或RFIC的厚度。正如我们了解的那样，在大多数应用中扁平封装外形通常都是优良的品质因数。因此，芯片的厚度受到限制。在这种扁平外形封装中，使BBIC和RFIC之间保持良好的隔离并不是件容易的事。% c M, L* S$ _2 @( g4 n% G& w6 h* i
& C( Q8 X/ S8 H3 F" T
% Q) d/ ^% X6 K( C为了在BBIC和RFIC器件之间实现最佳隔离特性，可以在它们之间使用一个金属屏蔽层。但是这种方法将带来意想不到的问题。
+ W" O3 F" U, t5 t: Z' ?' K k$ J2 O1 j, K5 t/ k2 U
( {7 O4 Y# h0 A4 k$ ^( o5 ]
首先，金属屏蔽可能影响RFIC的性能，对我们所期待的响应产生潜在的“失调”作用。RFIC设计过程中应对金属屏蔽效应产生足够的重视，使之在后续的SiP叠层芯片结构设计中不再出现问题。因此IC设计师和封装设计师在IC设计之前就应多方沟通。" c. `, F9 }% f( w5 B6 g
. g, q, S: K% ]! j" n5 {
/ g- H: o% _5 R `: J第二，增加金属屏蔽层可能增加组装成本，从而增加产品的最终成本。在今天这种成本导向市场的时代，只有降低成本才能获得高优先权。+ G( u/ f+ H/ x+ \/ H; F5 e m
3 k' c3 O$ {5 K7 ]7 a% `' G9 v! r
. Q+ {7 Y2 s1 V图7给出了BBIC和RFIC采用SiP(为简单起见，实例中未表示SMD元件)叠层芯片结构的实例。在这个实例中未使用金属屏蔽层，使用环氧芯片粘接材料把BBIC直接堆叠在RFIC上。就像前文提到的那样，BBIC中的主时钟信号(20.0MHz或40.0MHz)包含一些高频成分，落在RF芯片通带的范围内。如果BBIC中时钟互连线和RF芯片之间没有保持足够的隔离，特别是在VCO电感中，主时钟信号可能使RF电路产生噪声，降低RF芯片的选择性。
! Z: ]% R$ z2 j2 R5 i4 p! k a, f+ D# E# m
) J, o# L+ y" m: K![]()
6 V5 f1 x9 A: j# b' O" Q8 H
/ `# ]4 L( i6 n. N
0 w$ A$ u9 v) u2 R5 d图8表示了BBIC和RFIC电感之间的耦合强度(未使用隔离层)。假设BBIC和RFIC的厚度为250.0μm时，对VCO电路中的3nH电感进行了研究。BBIC中主时钟的互连线设置为1.2mm长。根据模拟结果，当横向距离(S)为100.0μm时，2.5GHz下的隔离为-35dB。这一隔离值对大多数RF应用来说是不够的。当横向距离为700.0μm时，隔离值提高为-50dB，这个值对大多数RF应用来说仍然不够。为保证VCO电感的性能，位于BBIC电感上方的主时钟不能使用长互连线。根据以上分析，我们还应对RF SiP使用的叠层芯片法做进一步研究，从而判断BBIC和RFIC器件之间出现严重相互干扰的可能性。* m$ @9 B! K& A& L [( s- {2 m9 r/ @
: ?) i, u* a" M
$ r1 J3 d6 L: R: j/ D5 b O% u$ K, N
![]() 3 F% k- k. e1 O8 n5 l+ _
7 E k8 W0 J8 y% C/ x+ \# V7 ?& A- _- O" F* C6 s4 D6 Z* |
6结论
+ Y2 p2 l1 F. [ `+ L
' ?1 G, @6 n; M7 O& w, A; r9 d s$ A- R
RF SiP技术为更小外形因数RF产品的发展铺平了道路。除了板级封装和SiP方法存在的共性问题(互连线长度和宽度、SMD焊盘寄生效应、阻抗匹配等)以外，SiP产品还存在一些特殊问题或担忧，在成功实现这种产品之前必须解决这些问题。在板级封装中，一旦每块电路/元件的功能正常，整个系统就可以正常工作，因为单个部件在系统中与它们单独工作时的状况基本相同。- P( w9 Y. \) c; d
( @& g4 |! }% e. J; L
, }$ `0 _( ? U* Y5 h
对于SiP来说，当所有的部件被挤进狭小的区域，并且在叠层中采用致密布线时，肯定会出现更多的串扰，从而使RF电路响应出现“失调”。因为涉及到多种不同的技术，需要建立通用模拟平台，从而进行系统级鉴定。芯片电路设计(引脚排列等)和SiP设计技术应并行发展，特别是在早期设计阶段，这样才能在芯片和SiP要求之间进行权衡，避免在后序形成系统时出现电冲突问题。1 h8 b; U F' @% u* P
( r+ {8 _) Y0 @- [# m
, {3 D, x; i. C$ {% ?8 m- ^' i
3 R) T7 b- m0 ^$ R1 ^' `2 g2 ~出处：IC封装设计公众号
( @! h$ Y9 a C7 h0 y& T# y5 T G- y3 _
, T3 m* J9 X% l4 _/ l
& ] X0 b s1 C% c* k
, v% ~1 D2 A/ s, ^9 A
更多精彩请加入“中国射频微波微信第一群”， 先加徐老师微信号：15989459034，注明公司，射频领域及方向，通过验证后加入。（注：本群属纯技术研讨群，销售代理等非射频技术人员勿加）！?
+ ?" Y6 L) j( D% C* e4 |1. 本群4000人，成员涵盖了国内所有射频方向企业，高校，研究所。其中教授，总监，总经理，主任专家，海归，千人计划，长江学者，首席科学家，博士700+人。: j. d% R9 L7 J2 R
2. 本微信群由“兴森快捷-安捷伦射频高速联合实验室”射频负责人，《ADS2008/2011射频电路设计与仿真实例》《HFSS射频仿真设计实例大全》电子工业出版社，主编徐兴福建立。 |
|
/1 
发表于 2019-9-27 15:10
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！