EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
随着电路设计高速高密的发展趋势，小pitch的封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps以上的高速应用更应该注意避免此类问题。为高速数字传输链路提供更多裕量，本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。
# s" e" u4 u7 [) F& z9 h9 g* v& N
! b8 @4 T2 x. m& g0 ~; y+ Y+ g. f在PCB设计中，QFN封装的器件通常使用微带线从Top或者Bottom层扇出。对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。6 D6 i8 C% a. R( f+ G
3 ?1 g/ c. W# o9 e
![]()
: k5 P: }" u$ y% I 图1 0.5 pitch QFN封装. N. R8 `9 O' U' b9 R; f. }4 S
7 ^$ r) ?2 H! y+ e4 }图2是一个使用0.5mm pitch QFN封装的典型的1.6mm 板厚的6层板PCB设计：# d2 I& l, [3 ]4 ~* y) ?; `
0 E* R" J5 d1 C/ Z9 `, C
5 X+ X* a/ F$ l" a$ H6 X1 A2 I
图2 Top层走线
' m3 j) B7 A) Y+ w, y# G2 n2 G% C5 B9 q/ o6 d& t* n _( j+ B d
差分线走线线宽/线距为：8/10mil, 走线距离参考层7mil，板材为FR4.% m# x" ~% p% r" C2 R! G, u
; O% [& b5 {8 m' C4 j![]() 3 ]1 s# S4 s* ~( Y" I+ z R
" p/ S. V4 S; N7 k& O7 _5 G: o图3 PCB差分走线间距与叠层 . I; p; W8 q5 k0 Z: Q2 A
1 X1 e+ Z$ z% R6 n0 p9 t2 V从上述设计我们可以看出，在扇出区域差分对间间距和差分对内的线间距相当，会使差分对间的串扰增大。
C2 _. E% i6 v% x1 V4 c1 l; K7 h7 e" v0 o8 L
图4是上述设计的差分模式的近端串扰和远端串扰的仿真结果，图中D1~D6是差分端口。* E7 f1 Q% I) o7 B% |! z
: P0 b, j9 p& d* V, F1 T9 C
![]() * X! ]4 X( A8 {- C3 h
图4 差分对串扰仿真结果
. n7 K7 [1 m& M' J# P- [; N7 @+ ~( \! j
从仿真结果可以看出，即使在并行走线较短的情况下，差分端口D1对D2的近端串扰在5GHz超过了-40dB，在10GHz达到了-32dB，远端串扰在15GHz达到了-40dB。对于10Gbps及以上的应用而言，需要对此处的串扰进行优化，将串扰控制到-40dB以下。6 W; K% Z: i7 n/ a+ o* l4 |
0 i) h- D9 D7 P- O; _对于PCB设计来说，比较直接的优化方法是采用紧耦合的差分走线，增加差分对间的走线间距，并减小差分对之间的并行走线距离。4 w a6 D/ Y, [! u
D9 p$ N7 H* H1 O9 Q/ I z! J图5是针对上述设计使用紧耦合差分线进行串扰优化的一个实例：
% W* D- W- n+ R7 y8 D
' f5 T5 j. X9 Y5 m
g6 d0 T I3 \; y& ]6 N# |6 Z. ^图5 紧耦合差分 . F2 V* o9 e5 K! G
) i( n4 T f1 t$ a- C- C6 x9 L0 ~图6是上述设计的差分模式的近端串扰和远端串扰的仿真结果：
) ^- B" S% C) j9 C! N1 y+ d( }' p! n4 J
0 c- ~$ I- M- }# i" Q; e! } ~
图6 紧耦合差分及串扰仿真结果
# |9 ^0 n& |5 s, c9 ~; r* \" G5 V! N! M% d% I0 }- c+ @
* Z9 A$ T3 t3 s4 I7 q
从优化后的仿真结果可以看出，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20G的频率范围内减小4.8~6.95dB。远端串扰在5G~20G的频率范围内减小约1.7~5.9dB。7 o* L* K! H2 X7 A7 j& w
2 P" {+ }1 O% g- K( i1 Y
| 2.5G, l E, a [0 C6 X0 ^/ B
| 5G6 b: }0 y2 ]$ D {, d" p4 \& E
| 10G
$ W7 T+ W7 [9 o% m' f6 J0 y+ |! { | 15G
/ f0 E. T) B) i( [0 _' \ | 原设计; P. C, ^- B2 n" h
| 38# g7 b: t% x! U9 q
| 349 T) l$ x: D) T& n2 v! D' h
| 31
" G. v. W8 K2 H | 29
$ f* Y, q1 W1 b5 O+ S | 紧耦合% {, z# D2 s, u( |% r* j
| 44+ j* i- u9 v$ g
| 41
+ l7 q' z4 n1 q# z+ ~& z; r, q$ \ | 37' x2 f4 O0 S: w( a3 V
| 34, W7 K. ?0 x& \- B: d
| 优化2 T5 r0 k9 N& N8 m- U$ U6 w
| 5.5
6 |$ E+ {0 K+ K) t1 l3 L | 6.9
_. C" ?- Z* [7 D3 O4 d. g' { | 5.5/ _' W% e, [2 O- Y( h$ c+ T& X! n
| 4.8
) i- E% I" h7 k- X6 ?) f/ W" I |
4 v9 K2 a! s7 O
表1 近端串扰优化统计
" w% r- ]4 u, ^* l' W3 O' O+ r7 t; V( o7 y t
| 2.5G
+ K+ ?5 q2 i7 p | 5G" i' P* B7 C" i* Z
| 10G% y* S% F7 F3 a6 t
| 15G( p0 y5 H& o4 {3 q8 G. [6 B
| 原设计+ l5 _$ `1 D* m7 M- x
| 61
% K( D9 e. A7 z | 53: Q% b& N0 L! m" ?/ R* \
| 45" k' p+ i: Z' D
| 403 @# X/ h& B3 k" E& q K* A- x
| 紧耦合: s @# A" K O) j
| 59
" ~ a; U9 ] x3 a* u+ S | 56/ \7 h% V: Q. w, S2 n( o
| 47
/ { c+ n" {- K) z5 l: ?4 @1 O | 465 L# a! m$ C- d( Z
| 优化
$ ~/ d9 {' n. ~9 d/ B9 S8 `) r | -1.6
: D- `. f7 z8 m" M+ E- c* F | 3.5
0 [+ x; a& e. F- l& H6 a. l | 1.7
6 ?* ^- f q- p/ I7 q6 c6 a | 5.8" K% l9 r5 g* w8 M; v/ \
|
5 Q4 \) Z0 |* x
表2 远端串扰优化统计 2 l( @$ Q. R2 }1 b
0 Q3 F! ?: O' u/ j# U: M除了在布线时拉开差分对之间的间距并减小并行距离之外，我们还可以调整差分线走线层和参考平面的距离来抑制串扰。距离参考层越近，越有利于抑制串扰。在采用紧耦合走线方式的基础上，我们将TOP层与其参考层之间的距离由7mil调整到4mil。
" g+ a' t1 P# ?9 S1 r- u2 ~% C8 p; m2 n
& n% U) o4 U1 }, d, t" J4 n
# \' x+ I2 u2 W( r) O* v5 H* w; Z0 f' d图7 叠层调整示意图
- `) D; R1 l5 Z Z% E; N
% [, M& }* _6 _; x$ Y* S+ O" a& y% C, s7 D7 ?2 K( k% e, z
根据上述优化进行仿真，仿真结果如下图：- z% l! G: B; W0 D" @
2 e! d* @0 t' q0 f. {4 h. v
. h0 P5 P0 Y% r2 h
图8 叠层调整后串扰仿真结果 : O0 P: v9 B' }7 s8 Z, [& K' H9 |( \
+ U1 Z, S% P% ^/ y G
值得注意的是，当我们调整了走线与参考平面的距离之后，差分线的阻抗也随之发生变化，需要调整差分走线满足目标阻抗的要求。芯片的SMT焊盘距离参考平面距离变小之后阻抗也会变低，需要在SMT焊盘的参考平面上进行挖空处理来优化SMT焊盘的阻抗。具体挖空的尺寸需要根据叠层情况进行仿真来确定。
4 s& y0 F# V( S
+ T1 |8 G. g* `9 H* H/ v" ?$ D8 v# k$ ?! N
图9 叠层调整后焊盘阻抗优化
v9 l0 o5 \- y( Z 3 `6 }3 M" x v9 A% f
从仿真结果可以看出，调整走线与参考平面的距离后，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20G的频率范围内减小8.8~12.3dB。远端串扰在0~20G范围内减小了2.8~9.3dB。
, t- W' ~0 ^, I: t% Q! g$ a) g) O
2 p& Z" H# U& @1 I4 s | 2.5G
$ y4 N5 m$ s/ |1 U | 5G" s' O* h% F6 B4 u
| 10G
0 m3 E9 n" s1 ~( J. _) y | 15G
; |; r9 ]" u& d0 n | 原设计' G1 @. z& w* o: C Z6 g% w
| 38% u3 ^& a$ S R9 p9 c1 o
| 34
4 V/ d: X# q" \- W$ x" A | 31
- r6 U8 q" k# a7 p) z9 M | 29
) j. G6 e* Y+ X6 r9 C$ a4 s" D* r | 紧耦合1 K( h' X, Q8 f% o% p- v
| 44
0 }* K* K- x; h/ ]5 V( I+ k3 s | 412 ^/ k0 V4 i: _" m5 z. n% a( N) W
| 374 d3 v. E- N" r7 ^6 V5 {
| 34; O- z* L$ `1 l( T
| 紧耦合+减小与参考面距离
6 _6 K* c. K+ u! ^6 z/ W* v | ' r& r% _; Y# a; E$ q" ^* @
51! ^8 O( D8 y, N1 m T0 B
|
7 p3 V) H, B/ _( ]7 D; w46
* v3 ^6 b; p& ]& R4 v; @$ b7 l3 M | ' M5 u4 ?+ o" M H$ U# y
41; |' C: O! h1 w& `$ x* ~
|
1 t" ?+ k; f) ^" Q; Z: k38/ ~$ ?" \; A! T, @2 |6 N. ]! b: `
| 最终优化
# L' a( t3 T7 k1 L! b | 12.3
* _) k! w- ]( g0 n6 C. p$ K | 12.0
6 s- R8 b2 P- N6 V# g5 m! c | 9.9
6 y/ g- P$ {) p+ G% I | 8.8
7 n a T W1 I" E2 B( f8 ?2 z |
表3 近端串扰优化数据 8 \- O& z7 {4 t- N, X6 M) A
, f' P6 ]* I; ^( b! U | 2.5G- J, W% e. R9 ~7 L; M
| 5G
% {5 O2 w( f& V | 10G! E" ?1 X$ P0 J6 v
| 15G
4 L0 z: p0 B$ Y( k8 U | 原设计9 D3 p1 w! F/ v3 {. z
| 61
; H5 d1 |5 R+ [. W7 Q+ K1 Q | 53
* v/ G$ Q% Q- U; l' \ | 454 H& O* w8 L$ r' L% X1 [% x
| 40
' A) G0 r3 P" { | 紧耦合
) L3 Y3 T: l0 f% V. C6 O# a: u | 59
0 a- d6 g6 B: \$ W( P+ J | 56
% ~( |& _! P% v | 47
+ ]$ Y( K h( Z" S' o a7 C | 46
/ I3 f6 o5 F+ R* p4 l, b8 R; v9 h | 紧耦合+减小与参考面距离
" [ f: Q% e5 k3 q | : u2 f# W9 {+ Q/ G& g. {
64# d( g7 M% e6 I$ `0 s' h+ k, c: w
|
w7 h- D8 }( c) S6 p59
7 W0 o5 A3 |- M) X | $ j7 N. |( y4 U0 w, _, k* m2 n# T1 d3 a
521 }# W9 ?3 m1 k. K! }
|
e4 _$ n' i" O3 Z49. i& m. `4 |; K/ ~3 X5 z4 o
| 最终优化
8 B3 H; ?0 I8 T* }4 @( K2 s- ^ | 2.8* }6 X# m3 d) T6 Y& u/ w8 j- Y/ u
| 6.3
! z! F7 Z0 ]! N$ B | 6.0
8 d$ ]6 W k, s$ X5 \2 Q | 9.3. ^ i/ u# W' t
|
表4 远端串扰优化数据
$ u. m3 P4 C' b0 b
% s; G4 C' w) |& W/ F7 d& a通过仿真优化我们可以将由小间距QFN封装在PCB上引起的近端差分串扰减小8~12dB，远端串扰减小3~9dB,为高速数据传输通道提供更多裕量。7 O$ W, Q0 n! P
2 u5 a, S; N- \: H本文涉及的串扰抑制方法可以在制定PCB布线规则和叠层时综合考虑，在PCB设计初期避免由小间距QFN封装带来的串扰风险。另外，“兴森科技-安捷伦射频高速实验室”在降低PCB串扰设计方面有着丰富的实践经验！
4 t9 _1 i4 Q9 s/ I; F; b" g
4 U0 F( v, f/ Y更多精彩请加入“中国射频微波微信第一群”， 先加徐老师微信号：15989459034，注明公司，射频领域及方向，通过验证后加入。（注：本群属纯技术研讨群，销售代理等非射频技术人员勿加）！? : Y( f9 s/ @, N% D
1. 本群2000人，成员涵盖了所有射频方向企业，高校，研究所。其中教授，总监，总经理，主任专家，海归，千人计划，长江学者，首席科学家，博士等400+人。
0 W0 Z2 ]8 {% k* B; s1 e2. 本微信群由“兴森科技-安捷伦射频高速实验室”射频负责人，《ADS2008/2011射频电路设计与仿真实例》《HFSS射频仿真设计实例大全》电子工业出版社，主编徐兴福建立。 |
/1 
发表于 2019-9-27 15:10
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！