EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
点击上方「EDA365」关注更多精彩
) T* [- w" ^ M5 Y. L
5 o3 M0 ~. {( C+ H本文通过对多层线路板的叠层EMC设计原理的描述和具体叠层案例的分析，阐述了基于EMC考虑的叠层一般设计方法和原则。
0 C& _1 p/ o8 ^0 X+ u% F% @2 b" S# k1 _
1 o* Z0 n/ m5 H1前言
5 _/ o8 s; A3 B1 @
" ?- V* y- a" J- H 在工厂进行PCB 加工时，往往需要对客户PCB 叠层进行修改，以满足生产工艺的需要，但客户出于EMC考虑，一般不会同意随意更改原来的叠层方案，究其原因，这是一个EMC设计理念和加工生产的矛盾。如果设计师熟悉多层线路板的EMC叠层设计理论基础，在设计初期就对单板的叠层从工艺生产、EMC设计理论、价格因素等多方面去考虑，可以避免无法满足加工需要而调整叠层和阻抗。; q: r' ^/ [' [
2EMC叠层理论基础和原则) e/ }# N9 P; [; ?5 C3 x
. _" _7 _6 S6 T1、高速数字设计理论
+ |, v* \9 s+ `9 y& S! G' P1) 在高速数字系统中，使用电源和地平面实现三个主要功能：为数字信号的转换提供稳定的参考电压、为所有的逻辑器件分配电源、控制信号之间的串扰；) C. u v* S* F# @$ u; n1 y+ T2 y. Y" q
2) 在低速电路中，电流沿着最小电阻路径前进；在高速电路里，高速电流沿着最小电感路径前进；
7 m' ~ o+ _3 p3 U: k, R% I3) 高速电路的简单界定是信号的传输时延大于其上升（下降）时间的1/6 时，例如当信号的上升时间是1ns 时，如果在PCB 内层走线大于926mil 时就可以认为这样的电路为高速电路；5 U* s7 u U5 f& _( v6 c# S5 {
4) 基于电源平面完整性的考虑，电源的对地阻抗应该最低；
- @( Q9 V' }+ c3 K8 r5) 一般在高速设计中，在保证阻抗，满足生产的情况下，尽量减小信号线的宽度，留出足够的空间使线与线之间的距离加大，同时，将走线层尽量靠近参考平面，能有效减小线与线之间的串扰；
3 F% b- V) o/ M6) 一般应使用额外的地平面而不是电源平面来隔离布线层；
1 I7 F0 F' \9 }# ]1 t, \! @2、EMC 叠层设计的原则
% w8 Z4 @8 w ]" c/ J2 z1) 信号层和参考平面层应尽量靠近，但在设计的时候应兼顾工艺和批量生产的需要：例如以前的叠层设计中为了使表层和它相邻的地平面层尽量靠近而选用半固化片3313，结果在批量生产时批量厂家认为3313比较薄、生产时容易出现白斑、良品率不高，最终还是要换成2116；
+ l8 Z, g3 U# I- ?2) 电源层和地层应成对出现并尽量靠近，但在设计的时候也同样应兼顾工艺和批量生产的需要：例如有时为了追求电源和地平面靠近，而使电源和地平面之间用2.8mil 的半固化片1080，在生产中很容易使电源和地在压合的时候击穿，报废率陡增；
7 z5 E* r t5 _" n' A/ h3) 两个信号层相邻时，应尽量增大两个信号层的距离。在设计的时候也应兼顾工艺和批量生产的需要：例如为了追求两个相邻信号层之间的距离最大，而采用了3 张7628 相叠加，在批量生产中很容易出现滑片，良品率低；
3 d9 J1 L( M$ T8 `3 f6 n4) 在对高速数字单板进行阻抗计算时，线宽不要太宽，一般4～6mil,这样不仅提高了单板的布通率，页减小了线与线之间的串扰；
! y' [- d2 N( n6 z; Q' J5) 阻抗的连续比片面的追求阻抗值满足设计要求更重要，尤其是单板内部的走线，因为阻抗不连续的情况下会导致反射、振铃、过冲等信号完整性问题；
. _! c2 J+ s9 R) u; P( a6) 在实际工程确认中，同时满足单端和差分线的阻抗有的时候比较困难，特别是一块单板同时有75ohm、90ohm、100ohm 、120ohm 等多种差分阻抗需要控制；在这种情况下需要与硬件工程师多沟通，同时控制这么多阻抗是否必要，例如同是E1信号控制75ohm或120ohm，都没有因为阻抗而在后期实际的测试中出现过问题；7 `( l$ z. d/ W ]* O7 x1 c
7) 建议在叠层时，要事先根据板厚得到一个可批量生产的最小孔径大小，特别是一些厚度大的背板。在实际的PCB设计中，屏蔽和回流地过孔是EMC设计的一种主要手段，而一些设计师很容易忽略板厚和孔径的问题；; a1 C+ m# s% D8 J) r2 k; r/ i5 |
8) 不要将平面层就认为是一个完整的平面，特别是电源平面。在目前实际的高速设计领域，芯片的速率越来越高、而芯片的电源可能有两种、三种、甚至更多，出于布线和电源完整性的考虑往往会将一个电源平面分割成若干块；- ~% W" {5 H- Z; A' _, [/ o( k6 v1 w) d
9) 在一些射频板和局部射频单板的叠层设计中，要特别注意微带线和带状线的设计，这些线一般都会要求比较宽、尽量少打过孔、走表层等；) x- T2 j% F- L- G9 D
10) 如果可能，建立比较完整的基于工艺、EMC等因素的叠层设计模板，便于重复使用；1 P/ B$ a& Z t
3具体的EMC 叠层案例分析, a6 y& G/ I6 i+ e/ t A; B5 B
( } Y) H: O9 T3 P: r% E T' ]8 f" ?$ d7 s2 H$ Z2 A4 ]9 e4 r8 g; q
2 D9 z. W% M! _( I
![]()
8 {' Z+ G L- D. aA、B 两种方案虽然都为2.0mm 、12层、6个信号层、4个地层、2个电源层的高速数字板，但从EMC 的角度来进行分析却大不相同：0 x' w7 U9 X! q7 o' c4 X2 [# P0 T
1) 方案B外层到参考平面层距离过远，对于一般数字板单端50ohm 的信号线，信号线过宽，不利于单板的布通率、可能会缩小线间距，导致线与线之间的串扰增大；: X* b3 q5 A+ V S
2) 方案B的10IS04信号层参考电源平面，不利于此层信号线的回流，会产生更多的信号完整性问题；8 M: Y* B. N4 H
3) 方案B的09V02P 电源层没有一个紧耦合的地平面与其相邻，不利于此层电源平面的完整性，会产生一个更大的接地阻抗，此电源平面产生的丰富谐波分量也不容易被地平面吸收；
6 d" j! G+ a* S4) 方案B与方案A相比，信号层与其相邻的地平面距离更远一些，不利于信号线的完整性；
0 F: p5 ^9 {* O: T% V1 X$ Q# o) w5) 方案A中有两个低阻抗、低谐振频率的平面电容，为高频噪声提供良好的滤波效果；# \( T0 S0 B* l1 G* F: A
6) 方案A虽然有06IS02 和07IS03 两个信号层相邻，但两个信号层之间的介质比较厚，而且在布线的时候采用垂直交叉布线，两个信号层之间的串扰很小，可以不认为是此板EMC的主要问题。* D0 ?+ {+ O; s2 |) N* q) q' |
综上所述，方案A优于方案B。
% |& d8 R9 h) `* V3 S# a' C/ r$ A4结束语9 ~: i* d4 M) P+ _6 G7 q( O$ a- ]
& `! W0 A( J! P( o2 x' r叠层设计是PCB设计一个重要组成部分，一个良好的叠层设计不仅可以解决电源完整性、信号完整性、信号回流等EMC问题，而且可以解决屏蔽、抗干扰等EMI问题。要成为一名优秀的PCB设计师，必须掌握叠层设计的相关知识，并运用于实际单板中。! i+ ~2 o% t' G3 |( W
6 s# y: Y7 S$ [0 }4 `![]() | 
/1 
发表于 2019-9-27 15:08
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！