|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
对于电源电压，DDR SDRAM系统要求三个电源，分别为VDDQ、VTT和VREF。
6 D4 L7 M+ T/ c0 N4 H2 Z. ~) ]尽管DDR存储器在无需加倍时钟频率的情况下使数据传输率加倍，避免了PC板设计和布局的复杂性，但它要求有更严格的DC稳压、更高的电流和对端电源电压(VTT)和存储总线电压(VDD)紧密的跟踪。新型串联端接逻辑(SSTL)拓朴的引入是用于提高抗噪性、增加电源抑制并使用更低的电源电压以降低功耗。
6 k9 J1 c- [0 O) a2 T5 RJEDEC标准JESD8-9A(用于SSTL_2)定义了VDDQ、VTT和VERF以及驱动器/接收器规格以满足在VDDQ= 2.5 V (用于 DDR1)时的噪声容限。下面，我们看看这种接口以更好的理解VREF和VTT的需要。
$ _7 W x% G% w, d4 \' PSSTL_2的接口具有下述特性：
' _$ H! ?$ ]0 S0 ^( Y6 [% C; b·DDR存储器具有推挽式的输出缓冲，而输入接收器是一个差分级，要求一个参考偏压中点，VREF。因此，它需要一个能够提供电流和吸收电流的输入电压端。
! ~5 Z/ c9 ^/ A·在驱动芯片集的任何输出缓冲器和存储器模块上相应的输入接收器之间，我们必须端接一个布线跟踪或带有电阻器的插头。
8 D( d+ Y" U9 q" M! e( F) k3 u0 hVTT电源的电流流向随着总线状态的变化而变化。因此，VTT电源需要提供电流和吸收电流 (source & sink)，如图4中红色和蓝色箭头所示。2 I2 c- q x1 @
由于VTT电源必须在 1/2 VDDQ提供和吸收电流，因此如果没有通过分流来允许电源吸收电流，那么就不能使用一个标准的开关电源。而且，由于连接到VTT的每条数据线都有较低的阻抗，因而电源就必须非常稳定。在这个电源中的任何噪声都会直接进入数据线。
; ]& ?! D0 d; b![]() ; L. ^- p8 n6 ~; L8 }$ z) S
VTT被用来从DDR控制器IC中获取电压，给数据总线和地址总线提供电源,VTT不直接应用在DDR器件上，而是在系统电源上（VTT和终端电阻都被集成到DDR CONTROLLER上），因此不需要在电路图中额外标出。它的值通常设定大致等于VREF的值（在VREF上下0.04V浮动），并且随着VREF的变化而变化。对于DDR1 SDRAM应用中的地址总线控制信号和数据总线信号都有端接电阻。需要一个没有任何的噪声或者电压变化的参考电压(VREF)，用作DDR SDRAM输入接收器，VREF也等于1/2 VDDQ。VREF的变化将会影响存储器的设置和保持时间。
: S: D' l. }! ?4 h& g9 G为了符合DDR的要求并保证最优的性能，VTT和VREF需要在电压、温度和噪声容限上进行严密的控制以便跟踪1/2 VDDQ。' R2 f. Z9 K+ N8 w- M& |$ U, b
在实际电路中，对于VREF的电压采取电阻分压的方式取得，如下图所示：$ d2 b7 B: k7 c5 V! }, w
![]() # j9 d8 ~. Q3 K: u7 C
其中电容为去耦电容。) n. f0 f. ~8 k5 c, q G
对于电源连接电路的疑问：7 |- H* f7 L/ l
![]()
# J% q H! p! c- `: N+ `( b# W首先对图中的几个参数进行说明：
) y- N6 H# Z' i" kVDDM是IMX233中的电源管理模块引脚，作用是给DDR SDRAM提供2.5V的电压；VDD_DRAM和VDD_QDRAM的电压理论值为2.5V； ^# V4 r Z. n0 K3 c: Y& Q
SI2305是一个P通道的场效应管，ROTARYB是旋转编码器引脚。
6 i, e' A4 r; ]3 a: O8 \![]() 9 A2 G1 R. W+ K+ | ?7 K
& `* r, p6 L* i2 F' W& O4 t2 @+ ]
/ k3 o. q% K- h; c% H! M* E, P
9 ^ b5 t ^$ P2 f# j! B' L" C# q/ V2 d6 x, ^
( \! d) S- n0 Y% Z" U
$ q8 O) s% I# gDDR颗粒的接受端比较特殊，它是一个差分放大器，其中的一个PIN脚连接Vref是固定，另一个PIN接在DDR控制器的发送端，发送端发送过来的信号，只要比Vref高，高过一定的门限，接受端就认为1，只要比Vref低，低于一定的门限，接收端就认为0。我们知道DDR的速率(电平的切换)是很快的，同时一个控制器会下挂很多颗粒，这就导致总线上的电流(电荷)来不及泄放和补充，这就需要将VTT在VOUT为高的时候，吸收电流，在VOUT为低的时候补充电流；
$ |- j. Z" W6 `
+ `/ h& S( a' O; g6 Q; P以DDR2为例，当VOUT为高电平的时候，VOUT＝1V8，VTT＝0V9，电流b向处于增加的趋势，当VOUT为0，VTT＝0V9，电流a向处于增加趋势；
7 N n/ s' l2 i3 V+ u; w一般DDR VTT的拓扑结构
+ r5 q' {7 q* \: S" _5 x, R' ? o* D- T2 Q2 k+ Q4 ^8 J
" q6 H& I5 o* u% ]( k$ U![]()
0 I6 _0 `: i- p% W/ H# WVTT电源的内部结构! w( p S0 P, a, L
![]() 0 O7 t- ~$ {( l; C- q# V
其中VFB为电压反馈端，SW为电压输出端；+ C* ]/ i* x+ a( |' V; w1 f
3 M+ H" Q" A, S3 ~/ o1 \3 {
! K0 u8 A- ], H
结合DDR拓扑图来看，当VOUT为低的时候，由于a方向的电流处于增大的趋势，电感L会产生临时反向电动势，来抑制电流变化，这样导致VTT处的电源变小，进而导致VFB变小，上管导通，来补偿这个电流，直至流经电感的电流等于新的电流；+ l) g% d. k1 c1 M
( |7 _( c/ I% i# X9 A' C- k4 X; @+ b* f( ^; ~
当VOUT为高的时候，由于b方向的电流处于增大的趋势，电感L会产生临时的反向电动势，来抑制电流变化，这样导致VTT处的电源变大，进而导致VFB变大，上管关闭，下管导通，吸收电流； |
|
/1 
发表于 2019-9-27 15:08
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！