hyperlynx9.4.1。timing module 时序模型

jacksonwang988 · 发表于 2018-6-6 11:01

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

我用hyperlynx9.4.1仿真DDR4，发现在设置timing module时没有默认的.V文件，后网上看论坛帖发现，原来安装路径下有。现贴出以方便新来的。
我的安装路径是：d:\MentorGraphics\9.4.1HL\SDD_HOME\hyperlynx64\Libs
另还有个问题。9.4.1安装到win10后，PCB导入时没有brd的格式。但同样安装到win7下就正常，估计是win10的兼容性还不够好。
混点积分。。。。