高速PCB中的电源分配系统设计

mengzhuhao · 发表于 2008-2-14 18:54

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

在数字系统中，电源分配系统(PDS,Power Distribution System)的质量直接影响着信号的质量。电源噪声表现为同步开关噪声(SSN)、地电平面反弹噪声(Ground Bounce )和回流噪声等，它直接影响着系统的噪声容限和信号的时序。　　电源分配系统设计的关键是控制电源的目标阻抗。设计主要考虑的问题有：PCB叠层方案、滤波电容的选择和放置、电源分割、连接器的选择等等。本文介绍电源分配系统的目标阻抗设计方法，以及器件（电源模块和电容）的非理想行为特性和电源平面建模技术。
　　一、目标阻抗
　　现代集成电路工艺已进入深亚微米阶段，数字信号的上升/下降时间普遍为亚纳秒量级，这使高速数字系统的设计面临巨大挑战。晶体管尺寸越来越小，使得其工作电压越来越低，同时时钟频率不断上升，微处理器(CPU）和各种专用芯片（ASIC）集成的功能越来越多，其消耗的功率也越来越大，这对电源分配系统的设计提出了更高的要求。电源分配系统的一种设计方法是目标阻抗法：首先根据系统要求给出一个目标阻抗，然后设计电源分配系统的阻抗使其在一定的频率范围内低于目标阻抗。
　　如果工作电压和功率给定，平均电流可以利用欧姆定律来计算。假设电源的电压只允许在一定的范围内波动(如5%)，那么我们可以算出电源分配系统(PDS)的目标阻抗：
　　Ztarget =(工作电压)x(波动范围)/平均电流
　　目标阻抗(Ztarget)不仅在直流,而且在一定的频率范围内也有效。频率范围的上限一般取信号的截止频率fknee=0.35 /Trrise，其中Trise为信号上升时间,这是因为器件同步开关的数目很多,翻转的速度也很快,信号里面高频成分所占比例很大。为了保证信号的完整性,在高频情况下电源分配系统的阻抗也必须低于目标阻抗。
　　二、板级电源分配系统建模
　　在PCB板上，电源分配系统由电源模块、电源地平面、各种电容组成。它们分别在不同的频率范围内作出响应。电源模块响应的频率范围大约是从直流到1kHz，大的电解电容提供电流并在1kHz到1MHz的范围内保持较低阻抗，高频陶瓷电容在1MHz到几百MHz的频率范围内保持较低阻抗,PCB板上的电源地平面对则在 100MHz以上发挥重要作用(图1)。下面我们分别考虑各部分的模型及非理想特性，以及如何设计电源分配系统的阻抗。

　　1.电源模块(VRM,Voltage Regulator Module)
　　VRM是供电的源端,它将一个直流电压转换为另一个值,如将5V转为1.8V。图2 是VRM的一个简化的线性模型,其中Rout为VRM的输出电阻,Lout为VRM的输出电感,Rflat为VRM的等效串联电阻(ESR),Lslew为VRM的输入电感,它由VRM内部晶体管的特性决定: ,式中V为电压波动范围,dI是VRM输出的最大瞬态电流,dt是VRM的输出电流从0变为dI所需的时间。

　　2.电容
　　在频率很高时,电容不再被当作理想的电容看待。电容的寄生参数的影响不能忽略。考虑到电容具有一定的物理尺寸，以及起连接作用的安装焊盘和过孔，其寄生参数包括一个串联电感和串联电阻。由此得到如图3的电容模型。

　　串联的RLC电路在频率处谐振。在谐振频率处，电路的阻抗的幅度最小(图4,C＝7μF,ESR＝22.4 mΩ,ESL＝1.1nH),可以等效为一个电阻,称为等效串联电阻(ESR)。由电容的容值和谐振频率,我们可以算出电容的等效串联电感（ESL）。

　　尺寸小的电容（如0603封装）电感值较小，容值也小,因而其谐振频率较高，在高频情况下阻抗较低，常被用来减小EMI 和回流路径。尺寸较大的电容其容值也较大，可以提供比较大的电流，然而其谐振频率不高，这使得它的应用受到很多限制。为了得到比较大的电容和较高的谐振频率，可以把几个小电容并联在一起（N个电容并联后，其容值为N×C,电感为L/N,谐振频率不变,ESR减小为R/N）。
　　3.电源地平面的模型及阻抗分析
　　在中低频时，电源地平面对被当作一个理想电容来看待，其ESR和ESL都很小。在频率很高的情况下，电源地平面对变成了一个谐振腔，在谐振频率点附近，平面对的阻抗变得很大，此时，能量不是被传递，而是被介质储存或消耗掉了。
　　分析平面对的谐振特性的最精确的方法是三维全波电磁场建模和仿真，但是，这种仿真计算量很大，而且很难与时域仿真器集成在一起，所以对实际的PCB设计来说，这种方法不太现实。现在应用较多的是一种简化的分布/集总式等效电路仿真方法。下面我们就来简单介绍一下这种方法。
　　图5是一块PCB板的简单示意图，图中标出了VRM、电容、以及测试点的位置。由于电源地平面比较大，我们将其分为许多小的单元，将每个单元作为集总传输线进行建模,就得到如图6所示的电路模型，这样就可以在Spice里面对整个平面进行分析了。

　　对每个小单元，可以直接用Spice里面的传输线模型模拟，也可以用如图7 所示的集总参数模型模拟。每一个小单元被看作是一个平板电容器，集总参数RLGC由单元尺寸和介质材料特性决定。

　　三、PDS 分析设计实例
　　图8是利用Cadence软件中的PowerIntegrity模块,分析一块300mm×200mm的4层PCB板所得到的PDS阻抗结果。 PCB板中器件位置与图5相同。VRM的四个参数Lslew、 Rflat、Lout 、Rout分别取为74nH、30mΩ、4nH和1mΩ。红色曲线是没有加滤波电容时测试点处的频域阻抗曲线，它在25MHz附近有一个10Ω左右的峰值。在测试点附近加上两个谐振频率为26.4MHz、ESR为68mΩ的大电容后，得到如图中绿线所示的频域阻抗曲线。从图中可以看到，加了大电容后，25MHz附近的阻抗峰值降低到了0.1Ω以下，同时60MHz附近出现了一个新的较小的峰值。再在测试点附近加上两个谐振频率为58.2MHz、ESR为94mΩ的小电容，得到如图中蓝线所示的阻抗曲线。在蓝线中60MHz附近的峰值也被降低到了0.1Ω左右。

　　对比图中三条曲线可以看出，电容将地平面的阻抗峰值从10Ω降低到0.1Ω，电源分配系统在从直流到400MHz的范围内比较好地满足了电源完整性.